UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 66686

Virtex-7 FPGA VC707 評価キット - UG885 (v1.6.1) - FPGA U1 の GTX インターフェイス接続

説明

『Virtex-7 FPGA VC707 評価ボード ユーザー ガイド』 (UG885) (v1.6.1) の表 1-11 に、FPGA U1 の GTX インターフェイス接続がリストされています。

記載されている MGT_BANK_119 の接続が VC707 回路図 (rev 1.0) と一致しません。正しい接続を教えてください。

ソリューション

UG885 (v1.6.1) の 表 1-11 (34 ページ) には、MGT バンク 115、116、117、118、119 の GTX インターフェイス接続がリストされています。

MGT_BANK_119 の GTXE2_CHANNEL_X1Y26 および GTXE2_CHANNEL_X1Y27 の接続が間違っています。

VC707 回路図 (rev 1.0) に記載されている次の接続が正しいものです。

 

UG885 v1.7 は、これを反映するためにアップデートされています。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45382 Virtex-7 FPGA VC707 評価キット - 既知の問題およびリリース ノートのマスター アンサー N/A N/A
AR# 66686
日付 04/06/2016
ステータス アクティブ
種類 一般
Boards & Kits
このページをブックマークに追加