UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 6676

JTAG - XC4000 および Spartan デバイスで JTAG を使用するための BSCAN シンボルのインスタンシエート方法 (VHDL)

説明

キーワード : JTAG, pin, TMS, instantiate, VHDL, FPGA Express, ピン, インスタンシエーション

重要度 : 標準

概要 :
VHDL を使用して、XC4000/Spartan ファミリの JTAG 機能にアクセスしようとしています。 XC4000 および Spartan デバイスで JTAG を使用するために、BSCAN シンボルをインスタンシエートするにはどうしたら良いですか。

ソリューション

次に、ザイリンクス デバイスで BSCAN マクロをインスタンシエートする VHDL の例を示します。 ただし、このコードは参照用です。

entity example is
port (a, b: in STD_ULOGIC; c: out STD_ULOGIC);
end example;

architecture xilinx of example is

component BSCAN
port(
TDO : out STD_ULOGIC ;
DRCK : out STD_ULOGIC ;
IDLE : out STD_ULOGIC ;
SEL1 : out STD_ULOGIC ;
SEL2 : out STD_ULOGIC ;
TDI : in STD_ULOGIC ;
TMS : in STD_ULOGIC ;
TCK : in STD_ULOGIC ;
TDO1 : in STD_ULOGIC ;
TDO2 : in STD_ULOGIC );
end component;

component TCK
port(
I : inout STD_ULOGIC);
end component;


component TDI
port(
I : inout STD_ULOGIC);
end component;

component TMS
port(
I : inout STD_ULOGIC);
end component;

component TDO
port(
O : in STD_ULOGIC);
end component;


signal tck_net : STD_ULOGIC;
signal tdi_net : STD_ULOGIC;
signal tms_net : STD_ULOGIC;
signal tdo_net : STD_ULOGIC;

begin

u1: bscan port map (tdi=>tdi_net, tms=>tms_net, tck=>tck_net, tdo=>tdo_net);
u2: tck port map (i=>tck_net);
u3: tdi port map (i=>tdi_net);
u4: tms port map (i=>tms_net);
u5: tdo port map (o=>tdo_net);

process(b)
begin
if (b'event and b='1') then
c <= a;
end if;
end process;

end xilinx;
AR# 6676
作成日 09/01/2007
最終更新日 08/25/2003
ステータス アーカイブ
タイプ ??????