説明

このデザイン アドバイザリは、次の条件を満たす MIG 7 Series DDR3 デザインで発生するキャリブレーション エラーに関する通知です。

• HR (High Range) I/O バンクにメモリ インターフェイスが含まれる
• 400MHz 以上のメモリ インターフェイスの周波数
• バージョン 2.3 以降のメモリ インターフェイス IP
• 2015.4 以前の Vivado バージョン

上記の条件をすべて満たしていない MIG 7 シリーズ DDR3 デザインは、このデザイン アドバイザリの影響は受けません。

Vivado 2014.4 でリリースされた MIG v2.3 以降の DDR3 HR バンク デザインに、デバイス モデルの問題が見つかっています。 

このモデルの問題により、DQS 差動 I/O バンク デザインで内部 I/O 終端がイネーブルになりません。これにより、DQSFOUND キャリブレーション中に DQS プリアンブルが不正に検出され、OCLKDELAYED および MPR リード レベリング キャリブレーション フェーズ中にキャリブレーション エラーが発生する可能性があります。

この不正なプリアンブル検出は、キャリブレーション中にのみ発生します。そのため、デザインでキャリブレーションが正しく完了すれば、動作中に問題が発生することはありません。

パッチを適用してこの問題を修正することを推奨します。パッチを適用しない場合、断続的にキャリブレーション エラーが発生する可能性があります。

現場に設置された製品に対しては、アップデートをお勧めしますが、必須ではありません。新たに配布予定のプロダクション デザインおよびすべての新規デザインでは、アップデートをお勧めします。

ソリューション

このデザイン アドバイザリには、DQS HR I/O モデルをアップデートする Vivado パッチが含まれます。

このパッチに含まれる AR66788_vivado_201x_x_preliminary_rev2.txt ファイルに、パッチのインストール方法が記載されています。この問題は Vivado 2016.1 で修正される予定であり、パッチは必要なくなります。

パッチを適用した後、実行し直す必要があるのは [Generate Bitstream] のみです。合成およびインプリメンテーションを実行し直す必要はありません。

注記 : 以前に配布されたパッチ AR66788_vivado_201x_x_preliminary_rev1.zip は、ビットストリーム生成のみに使用できます。このため、次に提供されている AR66788_vivado_201x_x_preliminary_rev2.zip と置き換えデザイン プロセス全体 (合成、リンク、最適化、配置、配線、およびビットストリーム生成) でパッチが使用できるようにしてください。

以前に配布されたパッチ AR66788_vivado_201x_x_preliminary_rev1.zip は、次に提供されている AR66788_vivado_201x_x_preliminary_rev2.zip と置き換える必要があります。

改訂履歴

添付ファイル

関連添付ファイル

アンサー レコード リファレンス

マスター アンサー レコード