AR# 66871

7 シリーズ FPGA および Zynq-7000 SoC - 電源投入中の HR I/O の遷移

説明

バンク 14/15 に多目的 HR I/O を含む 7 シリーズ FPGA またはバンク 34/35 に HR I/O を含む Zynq-7000 SoC で、次に示す影響を受けるインプリメンテーションにおいて電源投入中にこれらのバンクの HR I/O で 0-1-0 遷移が発生することがあります。

影響を受けるインプリメンテーション: 次の条件をすべて満たす場合に I/O 遷移が発生する可能性があります。

  • バンク 0 が 1.8V または 1.5V で動作する。
  • (そのためこれらのバンクは HR I/O バンクである必要がある)。
  • 7 シリーズ FPGA のバンク 14/15 または Zynq-7000 SoC バンク 34/35 の 3.3V または 2.5V VCCO のパワーオンの立ち上がり時間が大幅に遅れ、パワーオン リセット時間 (Tpor) の終了近くまたはそれ以降になる。
    Tpor は VCCINT/VCCBRAM/VCCAUX/VCCO_0 電源の最後のものが立ち上がった後に開始し (UG470 を参照)、INIT_B が HIGHZ に解放されたときに終了します。そのタイミングはデバイスのデータシートに定義されています (通常 10 ~ 50 ミリ秒)。
  • 電源投入中、I/O が外部または内部 (PUDC_B=High) プルアップで High にプルアップされていない。

影響:

影響を受けるインプリメンテーションでは、7 シリーズ FPGA のバンク 14/15 または Zynq-7000 SoC のバンク 34/35 VCCO が約 2.1V 電圧レベルに立ち上がるときに、これらのバンクの I/O で 0-1-0 遷移が発生することがあります。

1 の期間は VCCO のランプ レートによって異なり、数マイクロ秒から 2 ミリ秒の範囲であることが計測されています。VCCO のランプ レートが遅いほど 1 の期間が長くなります。

ソリューション

HR I/O バンクでの 0-1-0 遷移を回避するには、次のいずれかの解決策を使用してください。

  • 影響を受ける HR I/O バンクをバンク 0 と同じ電圧で動作させます。
  • 上記に説明した影響を受けるパワーオンリセットの終了 (INIT_B が HIGHZ に解放される) の少なくとも 2 ミリ秒前までに、影響を受ける HR I/O バンクの VCCO 電源が 2.3V 以上にランプするようにします。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
63876 スタートアップの最後の 7 シリーズ FPGA および Zynq-7000 SoC の HR I/O 遷移 N/A N/A
AR# 66871
日付 06/13/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス 詳細 概略
Boards & Kits