AR# 66951

UltraScale/UltraScale+ Memory IP - 「WARNING: [DRC 23-20] Rule violation (PDCN-1569) LUT equation term check」という警告メッセージが表示される


問題の発生したバージョン: DDR4 2.0、DDR v1.2、RLDRAM v1.2、QDRII+ v1.2、QDRIV v1.1

修正バージョン: (Xilinx Answer 58435) を参照

report_drc を実行すると、次のような警告メッセージが表示されることがあります。

WARNING: [DRC 23-20] Rule violation (PDCN-1569)
PDCN #1 Warning Used physical LUT pin 'A3' of cell u_ddr4_0_default/inst/u_ddr4_mem_intfc/u_ddr_cal_riu/mcs0/microblaze_I/MicroBlaze_Core_I/Area.Core/Byte_Doublet_Handle_I/Use_Dynamic_Bus_Sizing.Not_Using_Reverse_Mem_Instr.EXT_DATA_WRITE_MUX_MSB_I/GEN4_LOOP[0].BYTESTEER_LUT6/Using_FPGA.Native/LUT5 (in u_ddr4_0_default/inst/u_ddr4_mem_intfc/u_ddr_cal_riu/mcs0/microblaze_I/MicroBlaze_Core_I/Area.Core/Byte_Doublet_Handle_I/Use_Dynamic_Bus_Sizing.Not_Using_Reverse_Mem_Instr.EXT_DATA_WRITE_MUX_MSB_I/GEN4_LOOP[0].BYTESTEER_LUT6/Using_FPGA.Native macro) is not included in the LUT equation: 'O5=(A1*A2)+(A1*(~A2)*(~A5))+((~A1)*A2*A5)'. If this cell is a user instantiated LUT in the design, please remove connectivity to the pin or change the equation and/or INIT string of the LUT to prevent this issue. If the cell is inferred or IP created LUT, please regenerate the IP and/or resynthesize the design to attempt to correct the issue.


これらの警告メッセージは MicroBlaze から表示され、無視しても問題ありません。


2016/04/16 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
58435 UltraScale/UltraScale+ Memory IP - リリース ノートおよび既知の問題 N/A N/A
AR# 66951
日付 01/12/2018
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略