AR# 67023

MIG 7 Series RLDRAM3 - 読み出しレイテンシ (RL) が 12 以上の場合に書き込みキャリブレーション エラーが発生することがある

説明

問題の発生したバージョン : v2.3

修正バージョン : (Xilinx Answer 45195)

読み出しレイテンシ (RL) が 12 以上の場合、すべての温度変動範囲で書き込みキャリブレーション エラーが発生することがあります。ビットスリップでの有効な読み出しデータのチェックを制御する START_WAIT_TIME という内部パラメーターがあります。

START_WAIT_TIME はデフォルトで 12 に設定されています。読み出しレイテンシ パラメーター RD_LATENCY が 12 以上に設定されていると、読み出しビットスリップ ロジックで最初のクロック サイクルで無効なデータが検出され (実際にはトライステート データ)、次のクロック サイクルで有効なデータが受信される可能性があります。

キャリブレーションで最初に不正なデータが検出されるのは、ビットスリップで読み出されるべきでないデータが読み出されているからです。そのため、ハードウェアで書き込みキャリブレーション エラーが発生します。

ソリューション

この問題を解決するには、mig_7series_v3_0_qdr_rld_phy_read_stage2_cal.v ファイルで START_WAIT_TIME パラメーターの値を RD_LATENCY+3 に変更します。

たとえば RD_LATENCY が 12 の場合は、START_WAIT_TIME を次のように変更します。

localparam START_WAIT_TIME = (nCK_PER_CLK == 2) ? 3 : 15;

IP の RTL の変更方法は、(Xilinx Answer 57546) を参照してください。

改訂履歴

2016/06/06 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45195 MIG 7 Series - すべての ISE バージョン/Vivado 2012.4 およびそれ以前のツール バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 67023
日付 07/13/2016
ステータス アクティブ
種類 既知の問題
デバイス
IP