UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 67111

UltraScale Integrated Block for PCI Express、Virtex-7 Gen3 Integrated Block for PCI Express、および DMA Subsystem for PCI Express (Vivado 2016.1) - レガシー インターラプト モードの問題

説明

問題の発生したバージョン: 2.0

修正バージョンおよびその他の既知の問題: (Xilinx Answer 65443)

添付のパッチは、Vivado 2016.1 でリリースされた Virtex-7 Gen3 Integrated Block for PCI Express、UltraScale Integrated Block for PCI Express、および DMA Subsystem for PCI Express コア用 です。

  • 各ユーザー割り込みに対してコアからの 2 つの ACK が存在するはずです。1 つはアサート用で、もう 1 つはディアサート用です。ディアサート用の 2 つ目の ACK がありません。

    このアンサーは、PCI Express ソリューション センターの一部です。

    (Xilinx Answer 34536)ザイリンクス PCI Express ソリューション センター

    ソリューション

    [注記: Virtex-7 FPGA Gen3 Integrated Block for PCI Express および UltraScale Gen3 Integrated Block for PCI Express コアをスタンドアロンで使用する場合、それぞれのパッチをインストールする必要があります。]


    これは既知の問題であり、今後のリリースで修正される予定です。この問題を解決するには、このアンサーに添付されているパッチをインストールしてください (説明は次を参照)。

    • 添付のパッチは、Vivado 2016.1 でリリースされた DMA Subsystem for PCI Express、Virtex-7 FPGA Gen3 Integrated Block for PCI Express、および UltraScale Gen3 Integrated Block for PCI Express コア用 です。
    • DMA Subsystem for PCI Express 用のパッチは、Virtex-7 FPGA および UltraScale デバイスの両方に対してインストールする必要があります。選択したデバイスに基づいて別のパッチをインストールする必要があります。

    • 添付の ZIP ファイルをユーザー指定のディレクトリに解凍します。
    • Vivado 2016.1 を開き、新しいプロジェクトを作成します。
    • IP カタログを開きます。 使用するコアを右クリックし、[IP Settings] をクリックします。
    • [Add Repositories] をクリックし、パッチを解凍したディレクトリを指定します。
    • [OK] をクリックします。これでコアを生成できるようになります。
    • コアを既に生成している場合は、コアを右クリックして [Upgrade IP] をクリックします。
    • 別の方法として、MYVIVADO 環境変数でパッチの場所を指定することもできます。

    注記: 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。

    問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

    改訂履歴

    2016/06/06 - 初版

    2018/06/03 - MSIX_CAP_TABLE_OFFSET および MSIX_CAP_PBA_OFFSET パラメーターの値の左シフトに関する修正情報を削除。詳細は (Xilinx Answer 71169) を参照してください。

     

    添付ファイル

    関連添付ファイル

    AR# 67111
    日付 06/06/2018
    ステータス アクティブ
    種類 既知の問題
    IP
    • DMA for PCI Express (PCIe) Subsystem
    • UltraScale FPGA Gen3 Integrated Block for PCI Express (PCIe)
    • Virtex-7 FPGA Gen3 Integrated Block for PCI Express (PCIe)
    このページをブックマークに追加