UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 6713

Virtex - フリップフロップにセット/リセットを付ける方法および STARTUP_VIRTEX ブロックの使用について

説明

キーワード : Virtex, GSR, STARTUP, reset, リセット

重要度 : 標準

概要 :
HDL の場合、Virtex デザインで FF を非同期にリセット/セットを付ける方法を教えてください。 また、この場合 STARTUP_VIRTEX ブロックを使用する必要はありますか。

ソリューション

Virtex デザインで FF に非同期リセット/セットを付けるには、STARTUP_VIRTEX ブロックを使用するのではなく、高いファンアウトのリセット/セット信号を HDL コードで記述します。 これらには次のような利点があります。

1. この方法を使用すると、リセット/セット信号が最小限のスキューのグローバル ラインであるセカンダリ ロング ラインに配線されるため、スキューを抑えることができます。 STARTUP ブロックの GSR を使用するとスキューの問題が発生し、デザインが不明の状態になってしまいます。 Virtex は配線リソースが豊富なため、ザイリンクスのソフトウェアでこの信号をグローバル ラインに簡単に配置配線できます。

2. TRCE プログラムを使用して、記述されたリセット/セット信号の遅延を解析できるため、スピードおよびスキューの大きさを TWR ファイル (TRCE プログラムのレポート ファイル) で確認できます。 TRCE では、STARTUP_VIRTEX ブロックの GSR ネットの遅延は解析されません。

リセット/セット信号が記述されている場合は、STARTUP_VIRTEX ブロックを使用する必要はありません。 ただし、ユーザーが選択した場合、または GSR スキューが問題でない場合は、STARTUP_VIRTEX ブロックを使用できます。

セット/リセット付きのレジスタを推論する方法は、次のサイトの 『オンライン ソフトウェア マニュアル』 を参照してください。
http://toolbox.xilinx.com/docsan/xilinx4j/pdf/manuals.pdf
-> 「Synthesis and Simulation Design Guide」-> 「General HDL Coding Style」 -> 「Using Preset Pin or Clear Pin」
AR# 6713
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般