AR# 67144

UltraScale+ PCI Express Integrated Block (Vivado 2016.1) - Virtex 9P デバイスの GT クワッドの位置が不正

説明

問題の発生したバージョン : v1.1 (Vivado 2016.1)

修正バージョンおよびその他の既知の問題 : (Xilinx Answer 65751)

Virtex 9P-flgb2104 についてコア コンフィギュレーション GUI に示される GT クワッドの位置が、インプリメンテーションでの実際の位置よりもクワッド 5 つ分多い数の位置となります。

たとえば、GTY 229 が GUI で選択されている場合、デザインは GTY 224 を使用します。インプリメンテーションでの GT の位置が正しく、この問題はコア コンフィギュレーション GUI に限定されます。

ソリューション

この問題は既知の問題であり、今後のリリースで修正される予定です。この問題を解決するには、このアンサーに添付されているパッチをインストールしてください (説明は下を参照)。

  • 提供されているパッチは、Vivado 2016.1 の UltraScale+ PCI Express Integrated Block コア用です。
  • 添付の ZIP ファイルを任意のディレクトリに解凍します。
  • Vivado 2016.1 を開き、新しいプロジェクトを作成します。
  • IP カタログを開きます。 使用するコアを右クリックし、[IP Settings] を選択します。
  • [Add Repositories] をクリックし、パッチを解凍したディレクトリを指定します。
  • [OK] をクリックします。これでコアを生成できるようになります。
  • コアを既に生成している場合は、コアを右クリックして [Upgrade IP] をクリックします。
  • 別の方法として、MYVIVADO 環境変数でパッチの場所を指定することもできます。

パッチをインストールした後、UltraScale+ PCI Express Integrated Block コアのバージョンは「v1.0 (Rev. 67144)」になるはずです。

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは行われていません。

改訂履歴

2016/05/14 - 初版

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
AR67144_Vivado_2016_1_preliminary_rev1.zip 723 KB ZIP
AR# 67144
日付 05/16/2016
ステータス アクティブ
種類 既知の問題
IP