AR# 67172

Virtex-7 FPGA Gen3 Integrated Block for PCI Express/AXI Bridge for PCI Express Gen3 (Vivado 2016.1) - VCS シミュレータでサンプル デザインのシミュレーションが無期限に停止する

説明

問題の発生したバージョン : 

  • v2.1 (AXI Bridge for PCI Express Gen3)
  • v4.2 (Virtex-7 FPGA Gen3 Integrated Block for PCI Express)

修正バージョンおよびその他の既知の問題 : 

AXI Bridge for PCI Express Gen3 の場合は、(Xilinx Answer 61898) を参照してください。
Virtex-7 FPGA Gen3 Integrated Block for PCI Express の場合は、(Xilinx Answer 54645) を参照してください。

Vivado 2016.1 の VCS シミュレータで Virtex-7 FPGA Gen3 Integrated Block for PCI Express または AXI Bridge for PCI Express Gen3 (Virtex-7 と UltraScale の両方向け) サンプル デザインをシミュレートしようとすると、無期限に停止します。

ソリューション

この問題は既知の問題であり、今後のリリースで修正される予定です。この問題を回避するには、次の手順に従ってください。


  1. Vivado プロジェクトを作成します。
  2. VC709 ボードを選択します (7 Series Gen3 対応デバイスの場合)。
  3. PCIe Gen3 コア、Virtex-7 FPGA Gen3 Integrated Block for PCIe (または AXI Bridge for PCI Express Gen3) を選択します。
  4. サンプル デザインを開きます。
  5. シミュレーション設定で、ターゲット シミュレータを VCS シミュレータに変更します。
  6. Tcl コンソールで次を実行します。
    launch_simulation -scripts_only
  7. <project/ pcie3_7x_0_example/pcie3_7x_0_example.sim/sim_1/behav> ディレクトリに移動します。
  8. elaborate.sh を開き、VCS コマンド ラインを次のように変更します。
    vcs_opts="-full64 +rad -debug_access+all -debug_region=cell+lib -t ps -licqueue -l elaborate.log"
  9. 次のコマンドを使用して、compile.sh を実行します。
    ./compile.sh
  10. 次のコマンドを使用して、elaboration.sh を実行します。
    ./elaborate.sh
  11. behav ディレクトリにある board_simulate.do ファイルで、シミュレーション ランタイムを 1000000ns から 1000ns に変更します。
  12. 次のコマンドを使用して、simulation.sh を実行します。
    ./simulation.sh

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴

2016/05/12 - 初版

AR# 67172
日付 05/20/2016
ステータス アクティブ
種類 既知の問題
IP