UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 67412

Zynq UltraScale+ MPSoC: 2016.2 FSBL、DDR ECC 初期化機能を追加

説明

DDR に ECC サポートを追加するには、FSBL で次を処理する必要があります。

  • 特定の DDR コンフィギュレーション
  • DDR を既知の値に初期化

ソリューション

Vivado 2016.2 では、FSBL で DDR ECC の初期化がサポートされるようになりました。
AR# 67412
日付 06/22/2016
ステータス アクティブ
種類 一般
デバイス
  • Zynq UltraScale+ MPSoC
ツール
  • Vivado Design Suite - 2016.2
このページをブックマークに追加