AR# 67520

MIG 7 Series DDR3 - 連続する書き込みトランザクション中に VT トラッキングに使用される周期読み出しが欠落することがある

説明

問題の発生したバージョン: MIG 7 Series v4.0 rev1 およびそれ以前のすべてのバージョン

修正バージョン : (Xilinx Answer 54025) を参照

連続する書き込みコマンド中に周期読み出しが発行されないケースが確認されています。

Vivado 2016.3 でリリースされる MIG 4.1 に、このコントローラーの問題の修正が含まれる予定です。このアンサーでは、アップデートの内容と、新規および既存の DDR3 システムでこのアップデートが推奨されるかどうかを説明します。

ソリューション

問題の詳細:

これは、MIG 7 Series DDR3 メモリ コントローラーに関する問題です。 

注記: PHY 専用デザインには影響はありません。

リフレッシュ コマンド (ユーザー コマンドによってまたは Trefi 間隔で発行される) および周期読み出しによって 7 Series DDR3 メモリ コントローラー内で競合が引き起こされると、この問題が発生します。 

この競合が発生すると、メモリ コントローラーが継続して書き込みコマンドを発行している間、周期読み出しが停止します。ユーザー インターフェイスによって次の読み出しトランザクションが発行されるとすぐに、周期読み出しは再開されます。 

したがって、ユーザー インターフェイスが読み出しコマンドを発行すると、欠落した周期読み出しが自動で回復します。

周期読み出しは、通常動作時に実行される連続キャリブレーションの一環です。周期読み出しを使用して、読み出しバス上で VT の変動がトラッキングされます。

アップデートの推奨:

次の理由により、この周期読み出しの一時停止によるカスタマー システムへの影響はないと考えられます。

  1. VT の変動は、読み出しウィンドウごく一部です。一時停止された周期読み出し中にデータ エラーを発生させるほどの変動は確認されません。
  2. この競合条件が発生した場合にのみ周期読み出しは無効になり、次のユーザー リクエストによる読み出しが要求されるとすぐに回復します。
  3. この制限によるデータ エラーは発生せず、障害も報告されていません。


このため、既存のメモリ システムにアップデートは必要ありません。新しいデザインの場合は、最新バージョンの Vivado および MIG の使用を推奨します。

改訂履歴

2016/09/21 - 初版


AR# 67520
日付 09/30/2016
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略
ツール
IP