AR# 67675

|

40G/50G Ethernet Subsystem - シミュレーションを高速化する方法

説明

サンプル デザインのシミュレーションに数時間かかります。

シミュレーションを高速化する方法はありますか。

ソリューション

複雑なトランシーバー モデルを含むシミュレーションは時間がかかることがあります。

シミュレーションにループバックで動作する 40G/50G Ethernet Subsystem が含まれる場合は、シミュレーション時間を短縮する追加の方法として、PCS レーンのロックが短時間で達成されるように PCS レーンのアライメント マーカー (AM) 間隔を狭めます。

このコアの 2016.3 以降のバージョンでは、'define SIM_SPEED_UP を設定するとシミュレーションの速度を速めることができます。

VCS

vlogan オプションの +define+SIM_SPEED_UP を使用します。

ModelSim

vlog オプションの +define+SIM_SPEED_UP を使用します。

IES

ncvlog オプションの +define+SIM_SPEED_UP を使用します。

Vivado シミュレータ:

xvlog オプションの -d SIM_SPEED_UP を使用します。

それより前のバージョンでは、CTL_TX_VL_LENGTH_MINUS1 と CTL_RX_VL_LENGTH_MINUS1 の値をデフォルト値の 16'h3FFF から 16'h03FF に変更します。

注記 :

  1. CTL_TX_VL_LENGTH_MINUS1 と CTL_RX_VL_LENGTH_MINUS1 の値をデフォルト値の 0x3FFF から変更すると、IEEE 802.3 仕様違反になります。
  2. AM 間隔を狭くすると、リンクで使用可能な帯域幅が 40G/50G 未満になります。PCS のみのコアを使用する場合、大きなフレームで TX バッファーがオーバーフローすることがあります。
  3. この変更はシミュレーションでのみ加えることができます。デザインがハードウェアで機能するようにするには、デフォルト値 0x3FFF を使用する必要があります。
  4. SIM_SPEED_UP オプションを使用しないフル レート シミュレーションも実行する必要があります。
AR# 67675
日付 04/18/2017
ステータス アクティブ
種類 一般
IP
People Also Viewed