AR# 67684

UltraScale/UltraScale+ Memory IP - カスタム メモリ パーツ (CSV) を使用する IP を移動すると問題が発生する

説明

問題の発生したバージョン: DDR4 2.0 (Rev. 1)、DDR3 v1.2 (Rev. 1)、RLDRAM3 v1.2 (Rev. 1)、QDRII+ v1.2 (Rev. 1)、QDRIV v1.1 (Rev. 1)

修正バージョン: (Xilinx Answer 58435) を参照


カスタム メモリ パーツ (CSV ファイル) を使用する既存 IP を移動すると、次のようなエラー メッセージが表示されることがあります。

[Common 17-55] 'set_property' expects at least one object. ["/ddr4/ddr4_0_example.srcs/constrs_1/imports/par/example_design.xdc":78]
[Mig 66-99] Memory Core Error - [u_ddr4_0] Port(s) c0_ddr4_bg[0],c0_ddr4_bg[1] is/are not placed. Assign all ports to valid sites.
[Synth 8-524] part-select [151:144] out of range of prefix 'mcal_ADR' ["/ddr4/ddr4_0_example.srcs/sources_1/ip/ddr4_0/ip_0/rtl/map/ddr4_0_phy_ddrMapDDR4.vh":254]
[Synth 8-2715] syntax error near , ["/ddr4/ddr4_0_example.srcs/sources_1/ip/ddr4_0/rtl/ip_top/ddr4_0_ddr4.sv":184]

ソリューション

この問題はメモリ IP を新しい Vivado プロジェクトまたは管理 IP プロジェクトに移動したために発生し、CSV ファイルが検出されなくなります。 

結果、破損した出力ファイルが生成されます。

現時点での唯一の回避策は、同じカスタム メモリ パーツ (CSV) およびオプションを用いて新しいメモリ IP を最初から生成することです。 

この問題は、今後の Vivado リリースで修正される予定です。

改訂履歴

2016/08/08 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
58435 UltraScale/UltraScale+ Memory IP - リリース ノートおよび既知の問題 N/A N/A
AR# 67684
日付 01/02/2018
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略
ツール
IP