UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 67740

Zynq UltraScale+ MPSoC: XSDB (またはその他の JTAG) のユーザーは JTAG チェーンへの PL TAP リンクを有効にするために 5 TCK サイクルの間 TMS 信号を High に保持する必要がある

説明

シリコン リビジョン バージョンが 1.0 より新しい Zynq UltraScale+ デバイスでは、TMS を 5 TCK サイクルの間 High にアサートする必要があります。

この要件は、リンク後に PS TAP、PL TAP、および DAP ステート マシンが同期されることを保証するために追加されています。

Update-DR ステートになった後、さらに 5 サイクルの間 TMS 信号を High にアサートする必要があります。

実装する必要があるシーケンスは、次のとおりです。

  1. PS_TAP に JTAG_CTRL 命令をシフトインします
  2. Shift-DR ステートに移行し、新しい JTAG 設定にシフトインします
  3. Update-DR ステートに移行します
    • JTAG_CTRL レジスタでリンク値がアップデートされます
    • PL_TAP/DAP への TMS/TCK がリンクされ、5 TCK サイクルの間 TMS を適用できるようになります
  1. TMS を 5 TCK サイクルの間 High に保持します
    • 新しい遅延リンク値がアップデートされます
    • PL_TAP/DAP に対する TDI/TDO が JTAG にリンクされます

XSDB 2016.2 では、rst -srst コマンドの後で 5 TCK サイクルが保証されません。

そのため、rst -srst の後は約 5% の確率で、PL TAP が JTAG チェーンに表示されません (jtag_chain_status = 0x2)。

ソリューション

XSDB 2016.2 では、rst -srst を実行するたびに次のシーケンスを実行すると、この問題を回避できます。

rst -srst

exec sleep.exe 1

set value [mrd -force 0xFFCA0034]

if { $value == 2} {

mwr -force 0xFFCA0030 0x1

}

この要件が XSDB ユーザーに対して透過的になるように、今後のリリースで XSDB がアップデートされる予定です。

AR# 67740
日付 08/31/2016
ステータス アクティブ
種類 一般
デバイス
  • Zynq UltraScale+ MPSoC
ツール
  • Vivado Design Suite - 2016.2
このページをブックマークに追加