UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 67742

LogiCORE IP SMPTE UHD-SDI v1.0 - Vivado 2016.2 で UHD-SDI コアを合成するとレシーバーが受信ビデオにロックされない

説明

SMPTE UHD-SDI コアのバージョン 1.0 には、Vivado 2016.1 および 2016.2 と同じ RTL が含まれています。

しかし、2016.2 リリースのコアの合成に関する問題があり、トランスミッターからの受信ビデオに rx_mode_lock がロックされません。

この問題の原因と回避策を教えてください。

ソリューション

これは Vivado Synthesis 2016.2 に関する問題で、UHD-SDI コアの v_smpte_uhdsdi_v1_0_rx_autorate.v モジュールの fsm_safe_state = default_state 属性を合成した場合に発生します。

次のスクリーン キャプチャでは、この問題の原因であるコードの一部が示されています。


 

スクリーン キャプチャでハイライトされているようにこの属性をコメント アウトすると、問題を回避できます。

この属性は、UHD-SDI コアの通常動作には影響しません。この問題は Vivado 2016.3 で修正されるため、Vivado 2016.3 で UHD-SDI コアを生成する場合はこの行をコメント アウトする必要はありません。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54547 LogiCORE IP SMPTE UHD-SDI - Vivado 2015.1 バージョン以降のリリース ノートおよび既知の問題 N/A N/A
AR# 67742
日付 09/02/2016
ステータス アクティブ
種類 一般
デバイス
ツール
IP
このページをブックマークに追加