UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 67861

Zynq UltraScale+ MPSoC Processing System のデザイン アドバイザリ - Vivado 2016.2 以前のバージョンからアップデートする方法について

説明

DRC および GUI が改善されたので、Vivado 2016.3 より前のバージョンの Zynq UltraScale+ IP をアップグレードするときに一部の IP コンフィギュレーション GUI の設定がクリアされてしまう場合があり、再入力する必要があります。 

アップグレードできないときに、次のクリティカル警告メッセージが表示されます。

WARNING: [PSU-1] Zynq Ultrascale Plus IP has gone through a major version revision. The upgrade process may fail with validation failures. Please refer to Section 6 (Customization Warning) in upgrade log for the validation failures. Fix the validation failures reported, in the previous version before trying upgrade again. Refer to AR#67861 for upgrade related problems.

WARNING: [IP_Flow 19-1721] During upgrade of 'design_1_zynq_ultra_ps_e_0_0':
The upgraded user parameter set contained parameters that could not be mapped on to the upgraded IP. When checking the upgrade script, note that parameter names are case sensitive.

CRITICAL WARNING: [IP_Flow 19-3408] Upgrade of design_1_zynq_ultra_ps_e_0_0 from ZYNQ UltraScale+ MPSoc 1.2 to ZYNQ UltraScale+ MPSoc 2.0 has resulted in an incomplete parameterization. Please review the message log, and recustomize this instance before continuing with your design.

CRITICAL WARNING: [Coretcl 2-1279] The upgrade of 'IP design_1_zynq_ultra_ps_e_0_0' has identified issues that may require user intervention. Please review the upgrade log /project_1/ip_upgrade.log', and verify that the upgraded IP is correctly configured.

ソリューション

Zynq UltraScale+ コンフィギュレーション GUI のすべての設定をアップグレード前のバージョンと同じであることを確認し、必要な場合は入力します。

クリティカル警告リストで言及されている ip_upgrade.log セクション 6 には正しく設定されていないパラメーターがリストされているので、どのペリフェラルと関数が影響を受けるのかを確認するときに役立ちます。

ペリフェラルの設定 (コンフィギュレーション、MIO、およびクロック設定) がただしいことを確認したら、アップグレードは完了です。

次に、アップグレードのときに表示される可能性がある警告メッセージの例を示します。

ip_upgrade.log の例 1:

Zynq UltraScale+ MPSoC Processing System IP ログのセクション 6 に次のメッセージが含まれています。

Upgrade Log for IP 'design_1_zynq_ultra_ps_e_0_0'

6. Customization warnings

-------------------------

Validation failed for parameter 'I2C0 REF CTRL DIVISOR1(PSU__CRL_APB__I2C0_REF_CTRL__DIVISOR1)' with value '1' for BD Cell 'zynq_axi_zynq_ultra_ps_e_0_0'. Error: 111.111 MHz is out of range for the parameter: PSU__CRL_APB__I2C0_REF_CTRL__FREQMHZ. Valid input frequency range is [0 : 100] MHz

Validation failed for parameter 'I2C0 REF CTRL DIVISOR0(PSU__CRL_APB__I2C0_REF_CTRL__DIVISOR0)' with value '9' for BD Cell 'zynq_axi_zynq_ultra_ps_e_0_0'. Error: 111.111 MHz is out of range for the parameter: PSU__CRL_APB__I2C0_REF_CTRL__FREQMHZ. Valid input frequency range is [0 : 100] MHz

この問題を解決するには、I2C_0 インスタンスのクロック設定を確認、アップデートします。 

通常、アップグレードのときにクロッキングに関連するエラーがある場合は、周波数を範囲内にするように分周器を増やす必要があります。

Example ip_upgrade.log #2:

Upgrade Log for IP 'design_1_zynq_ultra_ps_e_0_0'

6. Customization warnings

-------------------------

Validation failed for parameter 'SD1 IO(PSU_SD1PERIPHERALIO)' with value 'MIO 46 .. 51(4Bit)' for BD Cell 'system_zusp_ps_0'. PARAM PSUSD1PERIPHERAL_IO :: MIO 46 .. 51(4Bit) is out of range

{ EMIO,MIO 39 .. 51 }

この問題を解決するには、[I/O Configuration] タブで SD_1 コントローラーで eMMC または SD モードに新しい値が使われるように再入力します。

AR# 67861
日付 10/13/2016
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Zynq UltraScale+ MPSoC
ツール
  • Vivado Design Suite - 2016.3
このページをブックマークに追加