AR# 67933

UltraScale/UltraScale+ Memory IP - カスタム パーツを含むメモリ IP が含まれているプロジェクトをアーカイブして移動するとエラー メッセージが表示される

説明

問題の発生したバージョン: DDR4 2.1、DDR v1.3、RLDRAM3 v1.3、QDRII+ v1.3、QDRIV v1.2

修正バージョン: (Xilinx Answer 58435) を参照

カスタム パーツを使用してコンフィギュレーションされたメモリ IP を含むプロジェクトをアーカイブして移動し、アーカイブ解除すると、アーカイブ解除されたプロジェクトの IP に対して生成されたサンプル デザインを合成できず、次のようなエラー メッセージが表示されます。

ERROR: [Synth 8-439] module 'my_mig_phy' not found [/proj/dsv_xhd/pparata/ddr3_arch/ex_proj/my_mig_ex/my_mig_ex.srcs/sources_1/ip/my_mig/rtl/ip_top/my_mig_ddr3_mem_intfc.sv:595]
ERROR: [Synth 8-285] failed synthesizing module 'my_mig_ddr3_mem_intfc' [/proj/dsv_xhd/pparata/ddr3_arch/ex_proj/my_mig_ex/my_mig_ex.srcs/sources_1/ip/my_mig/rtl/ip_top/my_mig_ddr3_mem_intfc.sv:70]
ERROR: [Synth 8-285] failed synthesizing module 'my_mig_ddr3' [/proj/dsv_xhd/pparata/ddr3_arch/ex_proj/my_mig_ex/my_mig_ex.srcs/sources_1/ip/my_mig/rtl/ip_top/my_mig_ddr3.sv:153]
ERROR: [Synth 8-285] failed synthesizing module 'my_mig' [/proj/dsv_xhd/pparata/ddr3_arch/ex_proj/my_mig_ex/my_mig_ex.srcs/sources_1/ip/my_mig/rtl/ip_top/my_mig.sv:73]

ソリューション

この問題の回避策は 2 つあります。


  • サンプル プロジェクトをいったん閉じてから開き直します
  • サンプル プロジェクトのメモリ IP を再生成します

改訂履歴

2016/09/26 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
58435 MIG UltraScale - IP Release Notes and Known Issues for Vivado 2014.1 and newer tool versions N/A N/A
AR# 67933
日付 01/12/2018
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略
ツール
IP