UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 68021

2016.3 Vivado IP リリース ノート - すべての IP 変更ログ情報

説明

このアンサーは、Vivado 2016.3 での IP 変更をすべて 1 つにまとめたもので、Vivado Design Suite をインストールする前にすべての IP 変更をここで確認できます。

 

 

ソリューション

(c) Copyright 2016 Xilinx, Inc. All rights reserved.

 

This file contains confidential and proprietary information of Xilinx, Inc. and is protected under U.S. and international copyright and other intellectual property laws.

 

DISCLAIMER

This disclaimer is not a license and does not grant any rights to the materials distributed herewith.Except asotherwise provided in a valid license issued to you byXilinx, and to the maximum extent permitted by applicablelaw: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" ANDWITH ALL FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIESAND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDINGBUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and(2) Xilinx shall not be liable (whether in contract or tort,including negligence, or under any other theory ofliability) for any loss or damage of any kind or naturerelated to, arising under or in connection with thesematerials, including for any direct, or any indirect,special, incidental, or consequential loss or damage(including loss of data, profits, goodwill, or any type ofloss or damage suffered as a result of any action broughtby a third party) even if such damage or loss wasreasonably foreseeable or Xilinx had been advised of thepossibility of the same.

 

CRITICAL APPLICATIONS

Xilinx products are not designed or intended to be fail-safe, or for use in any application requiring fail-safe performance, such as life-support or safety devices or systems, Class III medical devices, nuclear facilities, applications related to the deployment of airbags, or any other applications that could lead to death, personal injury, or severe property or environmental damage (individually and collectively, "Critical Applications").Customer assumes the sole risk and liability of any use of Xilinx products in Critical Applications, subject only to applicable laws and regulations governing limitations on product liability.

 

THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED ASPART OF THIS FILE AT ALL TIMES.


10G Ethernet MAC (15.1)

 

* バージョン 15.1 (Rev. 2)

* バグ修正: めったに発生しない RX 問題を修正 - リセットがフレーム受信中にアサートされると、tvalid がディアサートされない。

*バグ修正: めったに発生しない RX 問題を修正 - フレーム開始直後にケーブル プル イベントがあると AXI-S tvalid がディアサートされないことがある。

*バグ修正: RX Statistics 問題を修正 - パディングされた VLAN および通常フレームの Statistics ベクター ビット 29 が間違ってアサートされてしまう。

*バグ修正: サンプル デザイン RX FIFO 64 ビットの問題を修正 - 最後のワードが FIFO から読み出された直後に fifo_tready がディアサートされると、読み込みが停止する。

* その他: Spartan-7 プリプロダクション サポート。

* その他: ライセンス情報のアップデート。

10G Ethernet PCS/PMA (10GBASE-R/KR) (6.0)

* バージョン 6.0 (Rev. 6)

* ポート変更: TXPD、RXPD、TXELECIDLE、TXPDELECIDLEMODE、CPLLPD、QPLL0PD および QPLL1PD ピンを上位に移動。

* ポート変更: rxprbslocked 信号を上位に移動。

* バグ修正: GTX の基準クロックが IBUF_LOW_PWR=FALSE と設定されていない IBUF を使用する。

* 機能改善: UltraScale デバイスの KR デザインに対し、GT でのギアボックスの使用を非同期から同期に変更。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

10G Ethernet Subsystem (3.1)

* バージョン 3.1 (Rev. 2)

* 一般: このコアのサブコアの変更に関しては、ten_gig_eth_mac_v15_1 および ten_gig_eth_pcs_pma_v6_0 のコア変更ログを参照。

* 一般: UltraScale デバイスの KR デザインに対し、GT でのギアボックスの使用を非同期から同期に変更。

* 1 つまたは複数のサブコアでリビジョンを変更

10G/25G Ethernet Subsystem (2.0)

* バージョン 2.0

* ポート変更: 新しいポート gt_refclk_out をデフォルト、リクエストに応じて 1588 コンフィギュレーションに rx_ptp_tstamp_valid_out を追加。

* ポート変更: GT のアウト オブ コア コンフィギュレーション用に新しい port rx_serdes_clk_0、rx_serdes_clk_1、rx_serdes_clk_2、rx_serdes_clk_3、rx_serdes_reset_0、rx_serdes_reset_1、rx_serdes_reset_2、rx_serdes_reset_3 を追加。

* 機能改善: PCS タイプに対し、1588 2 ステップ サポート。

* 機能改善: ブロック、コネクション、ボード オートメーションを使用した IP インテグレーター設計アシスタンスを追加。

* 機能改善: UltraScale Plus -2lV スピード グレード デバイスに 25 G サポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

1G/2.5G Ethernet PCS/PMA or SGMII (16.0)

* バージョン 16.0

* ポート変更: phyaddr ポートを追加 (以前はコア パラメーターだった)。

* 問題修正: IP のインスタンスが複数存在する場合に、名前が重複するのを避けるため、GEM とインターフェイスするときに、ブロック XDC から生成されたクロックの名前を削除。

* 新機能: UltraScale および UltraScale+ デバイスに対し、LVDS にマルチレーン非同期 SGMII/BASEX のサポートを追加。

* 新機能: UltraScale および UltraScale+ デバイスに対し、GT ロケーションを選択するオプションを追加。

* 機能改善: Spartan-7 デバイスのサポートを追加。

* 機能改善: 受信エラスティック バッファーで、C1/C2 コード グループにクロック コレクションを実行するロジックを追加。

* 機能改善: UltraScale の I/O に対し、コンポーネント モードの同期 SGMII およびネイティブ ポートの非同期 SGMII ソリューションを選択するオプションを追加。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

32-bit Initiator/Target for PCI (7-Series) (5.0)

* バージョン 5.0 (Rev. 8)

* 変更なし

3GPP LTE Channel Estimator (2.0)

* バージョン 2.0 (Rev. 12)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

3GPP LTE MIMO Decoder (3.0)

* バージョン 3.0 (Rev. 12)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

3GPP LTE MIMO Encoder (4.0)

* バージョン 4.0 (Rev. 11)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

3GPP Mixed Mode Turbo Decoder (2.0)

* バージョン 2.0 (Rev. 12)

* 一般: Spartan-7 のサポートを追加。  機能上の変更はなし。

* 1 つまたは複数のサブコアでリビジョンを変更

3GPP Turbo Encoder (5.0)

* バージョン 5.0 (Rev. 11)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

3GPPLTE Turbo Encoder (4.0)

* バージョン 4.0 (Rev. 11)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

40G/50G Ethernet Subsystem (2.0)

* バージョン 2.0

* ポート変更: サンプル デザインの GT に SerDes データおよびヘッダー ポートを追加。

* ポート変更: 1588 1 ステップにポートを追加。

* ポート変更: ランタイム スイッチャブルにポートを追加。

* 機能改善: IP 外の GT

* 機能改善: 40G/50G イーサネット (50G RS-FEC および 1588 1-ステップ)

* 機能改善: 40G/50G イーサネット スイッチャブル (UltraScale および UltraScale Plus)

* 機能改善: IP インテグレーターおよび設計アシスタンスで 40G ボード サポートを追加。

* 機能改善: オプションの AN/LT を設定した 50GBASE-CR 仕様に従い、同じコンフィギュレーションで 50GBASE-KR2 イネーブルの RS-FEC および KR FEC をサポート。

* 機能改善: UltraScale Plus -2lV スピード グレード デバイスに 50 G サポートを追加。

* 機能改善: スピード グレード -1 のデバイスで 40 G のサポートを削除。

* 1 つまたは複数のサブコアでリビジョンを変更

64-bit Initiator/Target for PCI (7-Series) (5.0)

* バージョン 5.0 (Rev. 8)

* 変更なし

7 Series FPGAs Transceivers Wizard (3.6)

* バージョン 3.6 (Rev. 4)

* 機能改善: align_comma_word の JESD204 テンプレート プリセットをアップデート。

* 機能改善: JESD テンプレート ベースのコンフィギュレーションに対し、resetdones をアップデート。

* その他: XC7A12TCSG325、XC7A25TCSG325 および XC7Z012SCLG485 デバイスを追加。

7 Series Integrated Block for PCI Express (3.3)

* バージョン 3.3 (Rev. 2)

* バグ修正: Rootport モードに [Slot Implemented] オプションを選択した場合に、[Capabilities Register] 値が 0x0142 と表示されるようにコア コンフィギュレーション GUI のテキストをアップデート。

* その他: xc7a12t、xc7a12t、xc7a25t、xc7a25ti および xc7z012s デバイスのサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

AHB-Lite to AXI Bridge (3.0)

* バージョン 3.0 (Rev. 8)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI 1G/2.5G Ethernet Subsystem (7.0)

* バージョン 7.0 (Rev. 6)

* 新機能: UltraScale および UltraScale+ デバイスに対し、LVDS に非同期 SGMII/BASEX のサポートを追加。

* 新機能: UltraScale および UltraScale+ デバイスに対し、GT ロケーションを選択するオプションを追加。

* 機能改善: UltraScale の I/O に対し、コンポーネント モードの同期 SGMII およびネイティブ ポートの非同期 SGMII ソリューションを選択するオプションを追加。

* その他: Spartan-7 デバイスのサポートを追加。

* その他: GIG PCS/PMA サブコア バージョンを v16_0 にアップデート。

* 一般: このコアのサブコアの変更に関しては、tri_mode_ethernet_mac v9.0 および gig_ethernet_pcs_pma v16_0 のコア変更ログを参照。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI AHBLite Bridge (3.0)

* バージョン 3.0 (Rev. 8)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI AMM Bridge (1.0)

* バージョン 1.0

* 一般: IP の初期リリース

AXI APB Bridge (3.0)

* バージョン 3.0 (Rev. 8)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI BFM Cores (5.0)

* バージョン 5.0 (Rev. 7)

* 変更なし

AXI BRAM Controller (4.0)

* バージョン 4.0 (Rev. 9)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Bridge for PCI Express Gen3 Subsystem (3.0)

* バージョン 3.0

* ポート変更: UltraScale+ x16 コンフィギュレーションのパイプ シミュレーションをサポートするために pipe_{rx/tx}_{8-15}_sigs ポートを追加。

* ポート変更: 新規 IP 作成の axi_ctl_aclk を削除。アップグレードされている IP には影響なし。

* その他: xc7vh580t デバイスの FLG1155/FLG1931 パッケージ、xc7vh870t デバイスの FLG1931 パッケージ、xc7vx330t デバイスの FFV1156/FFV1761 パッケージ、xc7vx415T デバイスの FFV1157/FFV1158/FFV1927 パッケージのサポートを追加。

* その他: AXIBAR_NUM、BASEADDR、HIGHADDR パラメーターを大文字に変更し、AXI Memory Mapped から 7 シリーズ IP 用の PCI Express へのドライバーの後方互換性を改善。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI CAN (5.0)

* バージョン 5.0 (Rev. 13)

* 一般: 機能上の変更はなし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Central Direct Memory Access (4.1)

* バージョン 4.1 (Rev. 10)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Chip2Chip Bridge (4.2)

* バージョン 4.2 (Rev. 10)

* バグ修正: BUFG のカスケードを避けるため IP をアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Clock Converter (2.1)

* バージョン 2.1 (Rev. 9)

* 機能改善: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 機能改善: AXI4LITE で単純化した非同期クロック乗せ換えを追加。

* 機能改善: 非同期 CDC を使用している場合、ランタイムを短縮するため IP クロッキング XDC をアップデート。クロッキング XDC はインプリメンテーション専用。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Crossbar (2.1)

* バージョン 2.1 (Rev. 11)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Data FIFO (2.1)

* バージョン 2.1 (Rev. 9)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Data Width Converter (2.1)

* バージョン 2.1 (Rev. 10)

* 機能改善: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 機能改善: 非同期 CDC を使用している場合、ランタイムを短縮するため IP クロッキング XDC をアップデート。クロッキング XDC はインプリメンテーション専用。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI DataMover (5.1)

* バージョン 5.1 (Rev. 12)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Direct Memory Access (7.1)

* バージョン 7.1 (Rev. 11)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI EMC (3.0)

* バージョン 3.0 (Rev. 10)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI EPC (2.0)

* バージョン 2.0 (Rev. 13)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Ethernet Buffer (2.0)

* バージョン 2.0 (Rev. 13)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Ethernet Clocking (2.0)

* バージョン 2.0 (Rev. 2)

* 変更なし

AXI EthernetLite (3.0)

* バージョン 3.0 (Rev. 8)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI GPIO (2.0)

* バージョン 2.0 (Rev. 12)

* バグ修正: ボード フロー関連の修正。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI HWICAP (3.0)

* バージョン 3.0 (Rev. 14)

* 機能改善: Spartan-7 デバイス ファミリをサポートするため IP をアップデート。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI IIC (2.0)

* バージョン 2.0 (Rev. 13)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Interconnect (2.1)

* バージョン 2.1 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Interrupt Controller (4.1)

* バージョン 4.1 (Rev. 8)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

AXI Lite IPIF (3.0)

* バージョン 3.0 (Rev. 4)

* 変更なし

AXI MMU (2.1)

* バージョン 2.1 (Rev. 8)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Master Burst (2.0)

* バージョン 2.0 (Rev. 7)

* 変更なし

AXI Memory Mapped To PCI Express (2.8)

* バージョン 2.8 (Rev. 2)

* 機能改善: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 機能改善: RP および EP の AXIS_CTL_SIZE の DRC を追加。コア コンフィギュレーション GUI ページの BASEADDR および HIGHADDR パラメーターのツールヒントをアップデート。

* 機能改善: HIGHADDR のデフォルト値を 0x00001FFF に変更。

* 機能改善: M_AXI インターフェイスの接続を追加。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Memory Mapped to Stream Mapper (1.1)

* バージョン 1.1 (Rev. 9)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* アドレス幅が 32 ビットを超える場合の、IP インテグレーターのアドレス エディター統合に関する問題を修正。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Performance Monitor (5.0)

* バージョン 5.0 (Rev. 12)

* 機能改善: よりよい Fmax パフォーマンスを得るため、ロジック、XDC のアップデート。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Protocol Checker (1.1)

* バージョン 1.1 (Rev. 11)

* pc_asserted[59] (AXI_ERRS_RID) の説明をへ明確にするための変更。

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Protocol Converter (2.1)

* バージョン 2.1 (Rev. 10)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Quad SPI (3.2)

* バージョン 3.2 (Rev. 9)

* 新機能: FPGA (KCU105 など) に接続されている 2 つのクワッド SPI フラッシュにアクセスするため IP をアップデート。

* 機能改善: Spartan-7 デバイス ファミリのサポート。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Register Slice (2.1)

* バージョン 2.1 (Rev. 10)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* IP カスタマイズ GUI のランタイムを改善。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI SmartConnect (1.0)

* バージョン 1.0 (Rev. 2)

* バグを多数修正

* 1 つまたは複数のサブコアでリビジョンを変更

AXI TFT Controller (2.0)

* バージョン 2.0 (Rev. 14)

* 機能改善: Spartan-7 デバイス ファミリをサポートするため IP をアップデート。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Timebase Watchdog Timer (3.0)

* バージョン 3.0 (Rev. 2)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Timer (2.0)

* バージョン 2.0 (Rev. 12)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Traffic Generator (2.0)

* バージョン 2.0 (Rev. 11)

* 機能改善: IP インテグレーターのサポートを改善。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI UART16550 (2.0)

* バージョン 2.0 (Rev. 12)

* 機能改善: Spartan-7 デバイス ファミリをサポートするため IP を変更。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI USB2 Device (5.0)

* バージョン 5.0 (Rev. 11)

* 機能改善: Spartan-7 デバイス ファミリをサポートするため IP をアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Uartlite (2.0)

* バージョン 2.0 (Rev. 14)

* バグ修正: GUI 関連のアップデート。GUI では有効なボーレート値のみを設定可能。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Video Direct Memory Access (6.2)

* バージョン 6.2 (Rev. 9)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 一般: Verilog インクルード ファイルの名前およびディレクトリを変更。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Virtual FIFO Controller (2.0)

* バージョン 2.0 (Rev. 12)

* メモリ ジェネレータの代わりに推論ベースのメモリを採用。カスタマー デザインに影響はありません。

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI-Stream FIFO (4.1)

* バージョン 4.1 (Rev. 7)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Accelerator Adapter (2.1)

* バージョン 2.1 (Rev. 9)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Broadcaster (1.1)

* バージョン 1.1 (Rev. 10)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Clock Converter (1.1)

* バージョン 1.1 (Rev. 11)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* FIFO Generator 制約をアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Combiner (1.1)

* バージョン 1.1 (Rev. 9)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Data FIFO (1.1)

* バージョン 1.1 (Rev. 11)

* FIFO での変更に合わせて XDC をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Data Width Converter (1.1)

* バージョン 1.1 (Rev. 9)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Interconnect (2.1)

* バージョン 2.1 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Protocol Checker (1.1)

* バージョン 1.1 (Rev. 10)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Register Slice (1.1)

* バージョン 1.1 (Rev. 10)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Subset Converter (1.1)

* バージョン 1.1 (Rev. 10)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Switch (1.1)

* バージョン 1.1 (Rev. 10)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream to Video Out (4.0)

* バージョン 4.0 (Rev. 4)

* 機能改善: クロックごとに 8 ピクセルのサポート追加。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化 (ユーザーが変更する必要なし)。

* FIFO Generator v13.1 にアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

Accumulator (12.0)

* バージョン 12.0 (Rev. 10)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

Adder/Subtracter (加算/減算器) (12.0)

* バージョン 12.0 (Rev. 10)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

Aurora 64B66B (11.1)

* バージョン 11.1 (Rev. 2)

* 機能の向上: アドバンス RX GT オプションを UltraScale デバイス向けに追加

* 機能の向上: GTYE4 でライン レートを 25.7813 Gbps までサポート

* 機能の向上: GTYE3 でライン レートを 25.7813 Gbps Gbps までサポート

* 1 つまたは複数のサブコアでリビジョンを変更

Aurora 8B10B (11.0)

* バージョン 11.0 (Rev. 6)

* バグ修正: IP インテグレーターの検証 BD デザインで gt_refclk の浮動小数点の差が原因で起きていた問題を修正。

* バグの修正: IP で UltraScale デバイスの TXDIFFCTRL および DMONITOROUT ポート幅を修正

* 機能改善: アドバンス RX GT オプションを追加。

* その他: XC7A12T、XC7A12Ti、XC7A25T、XC7A25Ti、および XC7Z012S のサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Binary Counter (12.0)

* バージョン 12.0 (Rev. 10)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

Block Memory Generator (8.3)

* バージョン 8.3 (Rev. 4)

* 機能改善: 32 ビットのアドレス指定が有効な場合、XPM_Memory を呼び出すときに URAM アドレス指定をアップデート。

* その他: 今後のデバイスに対してサポートをイネーブル。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

CANFD (1.0)

* バージョン 1.0 Rev. 3)

* 一般: Spartan-7 デバイスのサポートを追加。機能上の変更はなし。

* 1 つまたは複数のサブコアでリビジョンを変更

CIC Compiler (4.0)

* バージョン 4.0 (Rev. 11)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

CORDIC (6.0)

* バージョン 6.0 (Rev. 11)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

CPRI (8.7)

* バージョン 8.7

* ポート変更: UltraScale トランシーバーからの rxrecclkout をコア出力に配線。

* バグ修正: スレーブ コアが常にプロトコル バージョン 1 を送信するプロトコル交渉の問題を修正。

* 機能改善: UltraScale デバイスの挿入ロスの値を上げ、等化モード設定をインプリメント。

* 機能改善: 24.33024 Gbps 対応のコアをサポートするため 10.1376 Gbps および 8B10B のラインレートを追加。

* 機能改善: GTYE3、GTHE4 および GTYE4 ベースのデバイスで、24.33024 Gbps、12.16512 Gbps および 10.1376 Gbps 対応のコアに 245.76 MHz の基準クロック オプションを追加。

* 機能改善: UltraScale+ GTYE4 ベースのコアに 24.33024 Gbps オプションを追加。

* 機能改善: 24.33024 Gbps 対応のコアで 64b66b ライン レートに RS-FEC サポートを追加。

* 機能改善: Zynq UltraScale+ デバイスの GTYE4 サポートを追加。

* 機能改善: ライン レートを個々にイネーブル/ディスエーブルにするサポートを追加。

* その他: チャネル劣化パラメーターを削除。このバージョンより、劣化は等化および挿入ロス パラメーターを介して設定。

* その他: ユーザー クロック スピードを考慮に入れるため、UltraScale デバイスのマネージメント クロック レートの範囲を変更。

* 1 つまたは複数のサブコアでリビジョンを変更

Chroma Resampler (4.0)

* バージョン 4.0 (Rev. 10)

* 一般: 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に判断。

* 1 つまたは複数のサブコアでリビジョンを変更

Clocking Wizard (5.3)

* バージョン 5.3 (Rev. 2)

* 機能改善: UltraScale 以降のデバイスに対し、プリミティブ選択の下に [Auto] という新しいオプションを追加。このオプションを指定すると、ユーザー入力に適切なプリミティブをウィザードを使用してインスタンシエートできる。

* 機能改善: よりよいタイミング ソリューションを得るため、[Matched Routing Option] を追加。

* 機能改善: バッファー選択リストに [Buffer] および [Buffer_with_CE] を追加。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* その他: Spartan-7 デバイスのサポートを追加。

Color Correction Matrix (6.0)

* バージョン 6.0 (Rev. 11)

* 一般: HDL の変更はなし。

* 1 つまたは複数のサブコアでリビジョンを変更

Color Filter Array Interpolation (7.0)

* バージョン 7.0 (Rev. 10)

* 一般: 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に判断。

* 1 つまたは複数のサブコアでリビジョンを変更

Complex Multiplier (6.0)

* バージョン 6.0 (Rev. 12)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

Convolution Encoder (9.0)

* バージョン 9.0 (Rev. 11)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

DDR3 SDRAM (MIG) (1.3)

* バージョン 1.3

* ポート変更: AXI がディスエーブルの場合の ECC のステータスを知らせる ECC ポートを追加。

* バグ修正: 正しい ECC 機能を追加し、またアンサー 67455 のパーシャル書き込みをサポートするため、ユーザー インターフェイスに app_wdf_mask 信号を追加。

* バグ修正: データ エラーおよび間違った app_rdy ビヘイビアーを引き起こす可能性のあったユーザー ロジック内の問題を修正。アンサー 67544。

* バグ修正: IP の移動に関連したカスタム パーツの問題、[Generate Output Products] をスキップした場合の opt_design エラー、コア コンテイナー フローでのエラーを修正。  アンサー 67684、67335、および 66360。

* 機能改善: DDR3 UI および AXI インターフェイスのセルフ リフレッシュおよび復元保存をサポート。

* 機能改善: MicroBlaze MCS 3.0 をサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

DDR4 SDRAM (MIG) (2.1)

* バージョン 2.1

* ポート変更: AXI がディスエーブルの場合の ECC のステータスを知らせる ECC ポートを追加。

* バグ修正: 正しい ECC 機能を追加し、またアンサー 67455 のパーシャル書き込みをサポートするため、ユーザー インターフェイスに app_wdf_mask 信号を追加。

* バグ修正: xcku115-flvf1924 FPGA に対し、80 ビット幅の DDR4 インターフェイスをイネーブル。 アンサー 67632。

* バグ修正: スピード グレードを 093F から 093E に修正。アンサー 67631。

* バグ修正: データ エラーおよび間違った app_rdy ビヘイビアーを引き起こす可能性のあったユーザー ロジック内の問題を修正。アンサー 67544。

* バグ修正: IP の移動に関連したカスタム パーツの問題、[Generate Output Products] をスキップした場合の opt_design エラー、コア コンテイナー フローでのエラーを修正。  アンサー 67684、67335、および 66360。

* バグ修正: 6 個以上の DDP (デュアル ダイ パッケージ/ツイン ダイ) コンポーネントを使用する場合は 2133 Mbps の動作に制限されているが、DDR4 ツールがその仕様に正しく準拠するようになった。アンサー 66938。

* 機能改善: MicroBlaze MCS 3.0 をサポート。

* 機能改善: DDR4 コントローラーおよび PHY 専用モードでのクラムシェル サポート。

* 機能改善: DDR4 コントローラーおよび PHY 専用モードでの移行サポート。

* 機能改善: DDR4 RDIMM のパリティ サポート。

* 機能改善: AXI インターフェイスのセルフ リフレッシュおよび復元保存をサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

DDS Compiler (6.0)

* バージョン 6.0 (Rev. 13)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

DMA Subsystem for PCI Express (PCIe) (3.0)

* バージョン 3.0

* ポート変更: デバッグ ポートを追加。[PCIe DMA] タブで [Enable Debug Ports] オプションをオンにすると、すべての m_axis_rq/cc_* および s_axis_rc/cq_* 信号がバウンダリに表示されます。

* バグ修正 : xcvu9p-flgc2104 および flga2577 パッケージのサンプル デザインの生成に関する問題を修正。

* 機能改善: PCIe Gen2 デバイスのサポートを追加。

* 機能改善: 7 シリーズおよび UltraScale の共有ロジック サポートを追加。Tandem 機能を選択した場合、現時点では共有ロジックはサポートされません。

* 機能改善: PCIe 読み出しのパリティをチェックする [Check parity] を追加し、PCIe 書き込みのパリティを追加。パリティ ビットをユーザーに送信したり、ユーザーから受信するための [Parity propagate] を追加。

* 1 つまたは複数のサブコアでリビジョンを変更

DSP48 Macro (3.0)

* バージョン 3.0 (Rev. 13)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

DUC/DDC Compiler (3.0)

* バージョン 3.0 (Rev. 11)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

Debug Bridge (1.1)

* バージョン 1.1

* XVC ソリューションをサポートするための新しいモードを追加するため、アップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

Decapsulator (1.0)

* バージョン 1.0 (Rev. 2)

* 機能改善: RFC4175/RFC3190 パケット タイプ処理をサポートするため、ロジックをアップデート。

* 機能改善: レジスタ マップのアップデート。

* その他: Spartan-7 デバイスのサポートを追加。

* その他: 自動 OOC を削除。

* 1 つまたは複数のサブコアでリビジョンを変更

Discrete Fourier Transform (4.0)

* バージョン 4.0 (Rev. 12)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

DisplayPort (7.0)

* バージョン 7.0 (Rev. 2)

* バグ修正: Rx DPCD の IEEE OUI マッピングを修正。

* バグ修正: Vivado IP インテグレーター外で生成しようとするときに警告が発生する問題を修正。

* バグ修正: すべてのクロックに対し制約を提供し、クロックに対するクリティカル警告を解決するため、OOC XDC 制約をアップデート。

* 機能改善: 非同期モードの下位ビットの音声およびプログラマブル マスクに個別に同期/非同期モードを設定するオプションを追加。

* 機能改善: 音声/ビデオ モードで、512 番目の BS シンボルごとにではなく、情報フレームがフレームごとに 1 回送信されるように、音声専用モードを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

DisplayPort RX Subsystem (2.0)

* バージョン 2.0 (Rev. 2)

* バグ修正: IP インテグレーターの BD を検証するときの HDCP IRQ 警告を修正。

* バグ修正: ビデオ ブリッジ制約をアップデート - FIFO 関連 -

* その他: GTHE4 デバイス (XC7K70T、XC7A25T、XC7A12T) のサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

DisplayPort TX Subsystem (2.0)

* バージョン 2.0 (Rev. 2)

* バグ修正: IP インテグレーターの BD を検証するときの HDCP IRQ 警告を修正。

* その他: GTHE4 デバイス (XC7K70T、XC7A25T、XC7A12T) のサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Distributed Memory Generator (8.0)

* バージョン 8.0 (Rev. 11)

* 今後のデバイスのサポートをイネーブル。

Divider Generator (5.1)

* バージョン 5.1 (Rev. 11)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

Double Data Rate Sampling (1.0)

* バージョン 1.0

* 変更なし

ECC (2.0)

* バージョン 2.0 (Rev. 12)

* この IP に対する機能上またはインターフェイスの変更はなし。

Ethernet PHY MII to Reduced MII (2.0)

* バージョン 2.0 (Rev. 12)

* 一般: デフォルトの rx_clk 値を内部ステート マシン ロジックで変更。機能上の変更はありません。

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

FIFO Generator (13.1)

* バージョン 13.1 (Rev. 2)

* ポートの変更: 安全回路がイネーブルになっている場合、wr_rst_busy および rd_rst_busy ポートが利用可能になる

* バグの修正: HASH(0x11c35f70)

* 機能改善: 安全回路を [Output Register] および [Enable Reset Synchronization] オプションから独立。

* その他: 今後のデバイスに対してサポートを追加

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

FIR Compiler (7.2)

* バージョン 7.2 (Rev. 7)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

Fast Fourier Transform (9.0)

* バージョン 9.0 (Rev. 11)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

Fibre Channel 32GFC RS-FEC (1.0)

* バージョン 1.0

* 一般: 初期リリース

Fixed Interval Timer (2.0)

* バージョン 2.0 (Rev. 8)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

FlexO 100G RS-FEC (1.0)

* バージョン 1.0

* 一般: 初期リリース

Floating-point (7.1)

* バージョン 7.1 (Rev. 3)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

Framer (1.0)

* バージョン 1.0 (Rev. 2)

* バグ修正: 非 SMPTE 2022 RTP パケット処理をサポートするため修正。

* その他: Spartan-7 デバイスのサポートを追加。

* その他: 自動 OOC を削除。

G.709 FEC Encoder/Decoder (2.2)

* バージョン 2.2 (Rev. 5)

* 一般: ソース ファイルでのコメント変更。機能およびパフォーマンスへの変更はなし。

* 1 つまたは複数のサブコアでリビジョンを変更

G.975.1 EFEC I.4 Encoder/Decoder (1.0)

* バージョン 1.0 (Rev. 13)

* 一般: ソース ファイルでのコメント変更。機能およびパフォーマンスへの変更はなし。

* 1 つまたは複数のサブコアでリビジョンを変更

G.975.1 EFEC I.7 Encoder/Decoder (2.0)

* バージョン 2.0 (Rev. 13)

* 一般: ソース ファイルでのコメント変更。機能およびパフォーマンスへの変更はなし。

* 1 つまたは複数のサブコアでリビジョンを変更

Gamma Correction (7.0)

* バージョン 7.0 (Rev. 11)

* 一般: 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に判断。

* 1 つまたは複数のサブコアでリビジョンを変更

Gmii to Rgmii (4.0)

* バージョン 4.0 (Rev. 3)

* 変更なし

HDCP (1.0)

* バージョン 1.0 (Rev. 1)

* 変更なし

HDCP 2.2 Cipher (1.0)

* バージョン 1.0

* 変更なし

HDCP 2.2 Montgomery Modular Multiplier (1.0)

* バージョン 1.0

* 変更なし

HDCP 2.2 Random Number Generator (1.0)

* バージョン 1.0 (Rev. 1)

* 機能改善: 組み合わせループを可能にするため、合成属性を適用するようアップデート。

HDCP 2.2 Receiver (1.0)

* バージョン 1.0 (Rev. 2)

* バグ修正: IP インテグレーターの FREQ_HZ パラメーター伝搬に関する問題を修正。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

HDCP 2.2 Transmitter (1.0)

* バージョン 1.0 (Rev. 2)

* バグ修正: IP インテグレーターの FREQ_HZ パラメーター伝搬に関する問題を修正。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

HDMI 1.4/2.0 Receiver (1.1)

* バージョン 1.1

* 変更なし

HDMI 1.4/2.0 Receiver Subsystem (2.0)

* バージョン 2.0 (Rev. 2)

* バグ修正: DDC ペリフェラルをアップデート、HDCP 2.2 Rx ステータス読み込みの問題を修正、HDCP 1.4 KSV FIFO を追加。

* バグ修正: VIC コードなし (VIC = 0) のビデオ ストリームでの HDMI RX の問題を修正。

* バグ修正: ディープ カラー ビデオでの問題を修正。

* バグ修正: HDCP 2.2 がイネーブルになっているときの組み合わせロジックに関するクリティカル警告を修正。

* バグ修正: Vivado IP インテグレーター デザインを検証しているとき、SUGGESTED_PRIOITY 警告が表示されなくなるようにするため、HDCP マッピングを修正。

* バグ修正: s_axi_cpu_aclk を 100 MHz 以外の値に設定したときに発生するエラーを修正。

* バグ修正: FIFO のサイズを 32 に増やして、NI-DRU の 10 ビット、12 ビットの問題を修正。

* 機能改善: HDCP モード ビットおよび HDCP 1.4 ショート リードを DDC ペリフェラルに追加。

* 機能改善: 新しいフラグをピクセル パッキング フェーズ出力に追加。

* 機能改善: ピクセル パッキング フェーズに新しい信号を追加。

* 機能改善: GUI に HPD およびケーブル検出の極性制御を追加。

* 機能改善: 1.4 と 2.2 を自動的に切り替える HDCP を追加。

* 機能改善: HDCP リピーター モードのサポートを追加。

* 機能改善: 統合参照デザインの Vivado リリース。このバージョンより、サンプル デザインとして利用可能。現在は、KC705 および KCU105 ボードをサポート。

HDMI 1.4/2.0 Transmitter (1.1)

* バージョン 1.1

* 変更なし

HDMI 1.4/2.0 Transmitter Subsystem (2.0)

* バージョン 2.0 (Rev. 2)

* バグ修正: HDCP 2.2 がイネーブルになっているときの組み合わせロジックに関するクリティカル警告を修正。

* バグ修正: Vivado IP インテグレーター デザインを検証しているとき、SUGGESTED_PRIOITY 警告が表示されなくなるようにするため、HDCP マッピングを修正。

* バグ修正: s_axi_cpu_aclk を 100 MHz 以外の値に設定したときに発生するエラーを修正。

* バグ修正: SDA データを最終ステートで強制的に Low にし、HDCP 承認エラーを引き起こす可能性のある DDC ステート マシンを修正。

* 機能改善: HDMI TX コアに HPD トグル機能を追加。このアップデートは、HDCP 準拠テストに関連した問題を解決するために必要。

* 機能改善: 1.4 と 2.2 を自動的に切り替える HDCP を追加。

* 機能改善: HDCP リピーター モードのサポートを追加。

* 機能改善: GUI に HPD 極性制御を追加。

* 機能改善: 統合参照デザインの Vivado リリース。このバージョンより、Vivado サンプル デザインとして利用可能。KC705 および KCU105 ボードをサポート。

High Speed SelectIO Wizard (3.1)

* バージョン 3.1

* バグ修正: アドバンス ストローブ モードのストローブ伝搬ロジックをアップデート。

* 新機能: GUI に新しいオプション、RX 差動ピンの PLL 位相シフト モードおよびイネーブル B ビットスライス ピンを追加。詳細は、PG188 を参照。

* 機能改善: 使いやすくするため GUI レイアウトをアップデート。

* 機能改善: コア/サンプル デザインの PLL のラジオ ボタンをチェック ボックスに変更。

* 機能改善: リセット ステート マシンのタイムアウトを削除。詳細は、PG-188 を参照。

* 機能改善: PLL 入力クロックがファブリックからの供給されるとき PLL LOC を含めるために XDC 制約をアップデート。

* 機能改善: バイトグループのピンをすべて選択または選択をすべて解除する GUI オプションを追加。

* 機能改善: 生成されたファイルの冒頭にある余分な空白行を削除。

* 機能改善: 選択された I/O 規格に従って、差動プリエンファシスおよび差動終端を微調整。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* その他: IP の非同期モード コンフィギュレーションのサンプル デザイン サポートを削除。

* その他: <component name>_high_speed_selectio_wiz_v3_1.v モジュールから UPDATE_MODE パラメーターを削除。

IBERT 7 Series GTH (3.0)

* バージョン 3.0 (Rev. 14)

* インクルード ファイル名を短縮。

* ウォーター マークを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

IBERT 7 Series GTP (3.0)

* バージョン 3.0 (Rev. 13)

* Whistler および Zynq7000 デバイスのサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

IBERT 7 Series GTX (3.0)

* バージョン 3.0 (Rev. 14)

* xc7k70tfbv485 デバイスのサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

IBERT 7 Series GTZ (3.1)

* バージョン 3.1 (Rev. 11)

* ファイル名の長さを短く、アップデート。

IBERT UltraScale GTH (1.3)

* バージョン 1.3 (Rev. 4)

* 最新版のサブコアを使用するためコアをアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

IBERT UltraScale GTY (1.2)

* バージョン 1.2 (Rev. 4)

* 最新版のサブコアを使用するためコアをアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

IEEE 802.3 25G RS-FEC (1.0)

* バージョン 1.0 (Rev. 2)

* バグ修正: リセットのビヘイビアーを修正 (トランスコード バイパス モードのみ)。

* 機能改善: パーシャル データ出力サイクルに 0 でパッド (トランスコード バイパス モードのみ)。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

IEEE 802.3 50G RS-FEC (1.0)

* バージョン 1.0 (Rev. 2)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

IEEE 802.3bj RS-FEC (1.0)

* バージョン 1.0 (Rev. 6)

* 機能改善: コアおよびサンプル デザインのスピードおよびエリア改善。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

ILA (Integrated Logic Analyzer) (6.2)

* バージョン 6.2

* all_probe_same_mu_cnt parameter に基づいて個々のプローブ MU カウント値を設定するため DRC をアップデート。

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

IOModule (3.0)

* バージョン 3.0 (Rev. 6)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 一般: UNISIM FPGA プリミティブにラッパーを追加。

Image Enhancement (8.0)

* バージョン 8.0 (Rev. 11)

* 一般: 今後のデバイスのサポートを単純化するため、サポート デバイスとプロダクション ステートを自動的に判断。

* 1 つまたは複数のサブコアでリビジョンを変更

In System IBERT (1.0)

* バージョン 1.0

* 初版

Interlaken up to 150G (2.0)

* バージョン 2.0

* ポート変更: IP の GT にポートを追加。

* 機能改善: IP 外の GT

* 機能改善: IP インテグレーターおよび設計アシスタンスのサポート。

* 機能改善: UltraScale Plus -2lV スピード グレード デバイスに 25 ライン レート サポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Interleaver/De-interleaver (8.0)

* バージョン 8.0 (Rev. 10)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

JESD204 (7.1)

* バージョン 7.1

* ポート変更: 差動グローバル クロック入力を追加し、シングルエンド tx/rx_core_clk 入力を削除。コアの共有ロジックを使用した UltraScale コンフィギュレーションのみ。新しいクロック入力の駆動方法については (PG066) を参照。

* バグ修正: ILA シーケンスでレーン ID が間違いになってしまう問題を修正。アンサー 67349。

* その他: GTYE4 デバイスのサポートを追加。

* その他: コア リセット レジスタに 2 番目のリセット ビットを追加。この新しいビットはセルフクリアしないため、リセット レジスタを使用してコアをリセットに保持可能。元のリセット ビットの機能は未変更。

* その他: JESD204 ブロック レベルのリセット ロジックは別のモジュールに移動。機能上の変更はありません。

* その他: レジスタの幅を 5 ビットに増やし、レジスタ 0x18 を介して PRBS パターンの制御をイネーブル。ビット 2:0 の機能は未変更。詳細は、『JESD204 LogiCORE IP 製品ガイド』 (PG066) を参照。

* 1 つまたは複数のサブコアでリビジョンを変更

JESD204 PHY (3.2)

* バージョン 3.2

* バグ修正: CPLL PD がリセット中に最低 2 マイクロ秒間 High に保持されない問題を修正。UltraScale コンフィギュレーションのみ: (Xilinx Answer 67354)

* バグ修正: AXI4-Lite インターフェイスからの gt_txdiffctrl レジスタの幅を修正 (4 ビットから 5 へ)。GTYE3 コンフィギュレーションのみ。

* バグ修正: トランシーバー ウィザードのデフォルト値に基づき、gt_txdiffctrl のデフォルト値を 1000 から 1100 へ変更。(UltraScale コンフィギュレーションのみ)

* 機能改善: スタティックまたはダイナミックのライン レート コンフィギュレーションを選択するオプションを GUI に追加。詳細は、『JESD204 PHY v1.0 LogiCORE IP 製品ガイド』 (PG198) を参照してください。

* 機能改善: ナイキスト値での挿入ロスを変更するため GUI にオプションを追加。(UltraScale コンフィギュレーションのみ)

* 機能改善: スタートアップ コンフィギュレーションを表示する新しい読み出し専用レジスタを追加。詳細は、『JESD204 PHY v1.0 LogiCORE IP 製品ガイド』 (PG198) を参照してください。

* その他: GTYE4 デバイスのサポートを追加。

* その他: txouclk および rxoutclk から BUFG_GT を削除.(UltraScale コンフィギュレーションのみ)

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

JTAG to AXI Master (1.2)

* バージョン 1.2

* 前のトランザクションの AXI 読み込み/書き出し応答が OKAY でない場合に、待機中のトランザクションを再開するため、ロジックをアップデート。

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

LMB BRAM Controller (4.0)

* バージョン 4.0 (Rev. 10)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 一般: Spartan 7 デバイスのサポートを追加。

LTE DL Channel Encoder (3.0)

* バージョン 3.0 (Rev. 11)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

LTE Fast Fourier Transform (2.0)

* バージョン 2.0 (Rev. 12)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

LTE PUCCH Receiver (2.0)

* バージョン 2.0 (Rev. 11)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

LTE RACH Detector (2.0)

* バージョン 2.0 (Rev. 11)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

LTE UL Channel Decoder (4.0)

* バージョン 4.0 (Rev. 11)

* 一般: Spartan-7 のサポートを追加。  機能上の変更はなし。

* 1 つまたは複数のサブコアでリビジョンを変更

Local Memory Bus (LMB) 1.0 (3.0)

* バージョン 3.0 (Rev. 9)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

MIPI CSI-2 Rx Controller (1.0)

* バージョン 1.0 (Rev. 4)

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI CSI-2 Rx Subsystem (2.1)

* バージョン 2.1

* ポート変更: 7 シリーズのサポートに基づき新しいポートを追加 (追加ポートの詳細については、製品ガイド PG232 の「ポートの説明」のセクションを参照)。

* バグ修正: ECC の破損が原因で無効のデータ タイプになる問題を修正。

* バグ修正: MIPI CSI-2 Rx コントローラーのレジスタ アクセスの問題を修正。

* その他: 7 シリーズのサポートを追加。

* その他: MIPI DPHY Controller v3.0 の統合。

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI DSI Tx Controller (1.0)

* バージョン 1.0

* 初期リリース

MIPI CSI-2 Tx Subsystem (1.0)

* バージョン 1.0

* 一般: 初期リリース

* 一般: 7 シリーズ、 Zynq 7000、UltraScale+、Zynq UltraScale+ MPSoC のサポート。

* 一般: 統合 MIPI DPHY コントローラーおよび CSI-2 Tx コントローラーを使用したサブシステム。

* 一般: 1 ~ 4 個の DPHY レーンをサポート。

* 一般: AXI4-Stream およびネイティブ ビデオ入力インターフェイスの選択。

MIPI D-PHY (3.0)

* バージョン 3.0

* ポート変更: 7 シリーズのサポートに基づき新しいポートを追加 (追加ポートの詳細については、製品ガイド PG202 の「ポートの説明」のセクションを参照)。

* ポート変更: アクティブ レーン サポートの active_lanes_in[3:0] ポートを追加 (追加ポートの詳細については、製品ガイド PG202 の「ポートの説明」のセクションを参照)。

* バグ修正: D-PHY RX IP の SoT パターン ロジック検出を修正。

* 新機能: 7 シリーズ ファミリ サポートの追加。

* 新機能: D-PHY TX にアクティブ レーン サポートを追加。

* その他: High-Speed SelectIO v3.1 IP の統合。

* その他: 1 つまたは複数のサブコアでリビジョンを変更。

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI DSI Tx Controller (1.0)

* バージョン 1.0 (Rev. 2)

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI DSI Tx Subsystem (1.1)

* バージョン 1.1

* ポート変更: 7 シリーズのサポートに基づき新しいポートを追加 (追加ポートの詳細については、製品ガイド PG238 の「ポートの説明」のセクションを参照)。

* その他: 7 シリーズのサポートを追加。

* その他: MIPI DPHY Controller v3.0 の統合。

* 1 つまたは複数のサブコアでリビジョンを変更

Mailbox (2.1)

* バージョン 2.1 (Rev. 7)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

Memory Helper Core (1.3)

* バージョン 1.3

* Vivado 2016.3 をサポート

Memory Interface Generator (MIG 7 Series) (4.0)

* バージョン 4.0 (Rev. 1)

* 新機能: バンク マシン選択に対し、メモリ コントローラー オプションに GUI オプションを追加。

* その他: Spartan-7 デバイスのベータ サポート。

MicroBlaze (10.0)

* バージョン 10.0

* ポート変更: パラレル デバッグ アクセス信号を追加。

* バグ修正: スリープ リセット モードの命令をフェッチしない問題を修正。この問題が発生していたバージョンは 9.4、9.5、9.6 で、デバッグがディスエーブルになっていて Reset_Mode を使用する場合にのみ発生する。

* バグ修正: 割り込みがデバッグ ステッピングで発生しないようにする。この問題が発生していたバージョンは 9.3、9.4、9.5、9.6。

* 機能改善: 周波数を最適化した 8 段パイプラインでアップデート。

* 機能改善: パラレル同期デバッグ アクセス。

* 機能改善: 追加 MSR リセット値パラメーターの選択肢。

* 機能改善: 追加 AXI パス インターフェイス プロパティを追加。

* 機能改善: ベクター ベース アドレスに一致させるため、ブート ループ ELF を自動調整。

* その他: Spartan-7 デバイスのサポートを追加。

MicroBlaze Debug Module (MDM) (3.2)

* バージョン 3.2 (Rev. 7)

* ポート変更: パラレル デバッグ アクセス信号を追加。

* 機能改善: パラレル同期デバッグ アクセス。

* 機能改善: 追加 AXI パス インターフェイス プロパティを追加。

* 機能改善: 外部 BSCAN 信号のバス インターフェイスを定義。

* 機能改善: AXI からデバッグ レジスタ アクセスを使用する場合の BSCAN をディスエーブルにするオプション。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* その他: UNISIM FPGA プリミティブにラッパーを追加。

MicroBlaze MCS (3.0)

* バージョン 3.0 (Rev. 2)

* 一般: 最新版のサブコアでアップデート。

* 一般: Spartan-7 デバイスのサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Multiplier (12.0)

* バージョン 12.0 (Rev. 12)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

Multiply Adder (3.0)

* バージョン 3.0 (Rev. 10)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

Mutex (2.1)

* バージョン 2.1 (Rev. 8)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

PCIe PHY IP (1.0)

* バージョン 1.0 (Rev. 2)

* バグ修正: L0 ステートのデータ フィルターを可能にする ASPM オプションを追加。

* バグ修正: レート変更中の GT リセット シーケンスを修正。

* バグ修正: CDR および RX イコライゼーション ロジックが正しく動作し、無効なデータがないようにするため CDRHold ロジックを変更。

* 機能改善: xcku115 デバイス サポートを追加。

* 機能改善: UltraScale+ デバイス xcvu3p-ffvc1517 および xczu9eg-ffvb1156 の Gen4 サポートを追加。

* 機能改善: Gen4 の Spec 0.7 EIEOS サポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Partial Reconfiguration Controller (1.1)

* バージョン 1.1

* バグ修正: エラーが伝送の最初のワードで発生した場合の FETCH エラー処理の問題を修正。

* バグ修正: UltraScale+ パーツを選択している場合コアが生成されない問題を修正。

* バグ修正: CAP アービトレーション コードのバグを修正。CAP_REL が 1 に固定されている場合はビットストリーム伝送は開始しない。

* 新機能: UltraScale+ サポートの追加。

* 機能改善: 3 つのモードをサポートするため、CAP アービトレーション プロトコルをアップデート。詳細は製品ガイドを参照してください。

* 機能改善: カスタマイズ GUI を若干変更。

* その他: fifo_generator を v13.1 にアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

Partial Reconfiguration Decoupler (1.0)

* バージョン 1.0 (Rev. 3)

* デモ用テストベンチのデフォルト ライブラリを xil_defaultlib に変更。

Peak Cancellation Crest Factor Reduction (6.1)

* バージョン 6.1

* 機能改善: スタンドアロン ハード クリッパーとして機能するようにサポート。

* 機能改善: スマート ピーク処理がオフになっている PC-CFR が CFR ステージにある場合、ポート処理ステージとして WCFR をサポート。

* 機能処理: スマート ピーク処理のオン/オフの両方で WCFR をサポート。

* 機能改善 TUSER フォワーディング。TUSER の遅延は実際のデータパスと一致。

* 機能改善: ダイナミック CP コンフィギュレーション モードでさらに 2 つの RAT、RATD、RATE をサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

Processor System Reset (5.0)

* バージョン 5.0 (Rev. 10)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

QDRII+ SRAM (MIG) (1.3)

* バージョン 1.3

* ポート変更:

* 機能改善: MicroBlaze MCS 3.0 をサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

QDRIV SRAM (MIG) (1.2)

* バージョン 1.2

* ポート変更:

* 機能改善: MicroBlaze MCS 3.0 をサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

QDRIV SRAM PHY IP (1.2)

* バージョン 1.2

* Vivado 2016.3 をサポート

QSGMII (3.3)

* バージョン 3.3 (Rev. 6)

* 一般: ヘルパー コアのバージョンを v16_2 to v15_0 から gig_ethernet_pcs_pma に変更。

* 1 つまたは複数のサブコアでリビジョンを変更

RAM-based Shift Register (12.0)

* バージョン 12.0 (Rev. 10)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

RFC3190 De-Packetizer (1.0)

* バージョン 1.0

* 一般: 初期リリース

* 一般: 1-16 音声チャネル。

* 一般: 音声サンプル エンコーディング (ワード長とも呼ばれる) - 12、16、20、24

RFC3190 Packetizer (1.0)

* バージョン 1.0

* 一般: 初期リリース

* 一般: 1-16 音声チャネル。

* 一般: 音声サンプル エンコーディング (ワード長とも呼ばれる) - 12、16、20、24

RFC4175 De-packetizer (1.0)

* バージョン 1.0

* 一般: 初期リリース

* 一般: クロックごとのピクセル サポート: 1、2、4

* 一般: サンプルごとのピクセル サポート: 8、10、12、16

* 一般: ビデオ フォーマット サポート: RGB、YCbCr 4:4:4、YCbCr 4:2:2 (プログレッシブ/インターレース)

RFC4175 Packetizer (1.0)

* バージョン 1.0

* 一般: 初期リリース

* 一般: クロックごとのピクセル サポート: 1、2、4

* 一般: サンプルごとのピクセル サポート: 8、10、12、16

* 一般: ビデオ フォーマット サポート: RGB、YCbCr 4:4:4、YCbCr 4:2:2 (プログレッシブ/インターレース)

RGB to YCrCb Color-Space Converter (7.1)

* バージョン 7.1 (Rev. 9)

* 一般: オート ファミリ サポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

RLDRAM3 (MIG) (1.3)

* バージョン 1.3

* ポート変更: 1.125Gb X36 パーツのアドレス幅を 21 ではなく 20 にアップデート。アンサー 67367。

* バグ修正: 1.125Gb X36 パーツのアドレス幅を 20 にアップデート。

* 機能改善: MicroBlaze MCS 3.0 をサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

RXAUI (4.3)

* バージョン 4.3 (Rev. 6)

* バグ修正: refclk_p/n の入力でインスタンシエートされた IBUF に対し、IBUF_LOW_PWR を TRUE から FALSE に変更。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

Reed-Solomon Decoder (9.0)

* バージョン 9.0 (Rev. 12)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

Reed-Solomon Encoder (9.0)

* バージョン 9.0 (Rev. 11)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

S/PDIF (2.0)

* バージョン 2.0 (Rev. 13)

* 一般: 機能上の変更はなし。

* 1 つまたは複数のサブコアでリビジョンを変更

SC EXIT (1.0)

* バージョン 1.0 (Rev. 2)

* バグ修正

SC MMU (1.0)

* バージョン 1.0 (Rev. 2)

* デコード エラー拒否ロジックのオン/オフを設定するための SUPPORTS_{READ|WRITE}_DECERR パラメーターを追加。

SC SI_CONVERTER (1.0)

* バージョン 1.0 (Rev. 2)

* バグ修正: ダウンサイジングまたは AXI3 変換が原因で 3 つ以上のパーツに分割されるトランザクションの書き込みバースト長に関する問題を修正。

* 新機能: AW および AR コマンドのパケットモード調整をサポートするため HDL コードを追加。

* 新機能: マルチスレッドをサポートするため HDL コードおよびパラメーターを追加 (すべてのトランザクション)。

SC SPLITTER (1.0)

* バージョン 1.0 (Rev. 1)

* 変更なし

SC TRANSACTION_REGULATOR (1.0)

* バージョン 1.0 (Rev. 2)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

SMPTE2022-1/2 Video over IP Receiver (2.0)

* バージョン 2.0 (Rev. 7)

* 一般: Spartan-7 デバイス サポートを追加。

* 一般: OOC XDC 制約が生成されるように、自動制約生成へすべてのクロックを移動。

* 1 つまたは複数のサブコアでリビジョンを変更

SMPTE2022-1/2 Video over IP Transmitter (2.0)

* バージョン 2.0 (Rev. 7)

* バグ訂正: WREADY がすぐにアサートされていない場合の AXI MM インターフェイス処理を修正。アンサー 65268。

* その他: Spartan-7 デバイス サポートを追加。

* その他: OOC XDC 制約が生成されるように、自動制約生成へすべてのクロックを移動。

* 1 つまたは複数のサブコアでリビジョンを変更

SMPTE SD/HD/3G-SDI (3.0)

* バージョン 3.0 (Rev. 8)

* バグ修正: rx_sd_data_strobe が間違って 50% 以上アサートする動作を修正。

SMPTE ST 2059 (1.0)

* バージョン 1.0 (Rev. 1)

* 一般: Spartan-7 デバイス サポートを追加。

SMPTE UHD-SDI (1.0)

* バージョン 1.0 (Rev. 3)

* バグ修正: 1080p48 トランスポート モードが検出され、t_locked 信号が High にアサートされる。

* バグ修正: Artix-7 の Zynq 7000 -1 スピード グレード パーツのサポートを削除 (アンサー 59601)。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化 (ユーザーが変更する必要なし)。

SMPTE2022-5/6 Video over IP Receiver (5.0)

* バージョン 5.0 (Rev. 6)

* バグ修正: チャネル ディスエーブルでコア内部バッファー ステータスが消去されても一部のフラグが正しくアップデートされず、チャネルの後のパケット書き込みが行われない問題を修正。

* バグ修正: バッファー計算のシーケンス番号の初期ラッチが正しい信号で起きず、バッファー レベルが間違いになる問題を修正。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化 (ユーザーが変更する必要なし)。

* その他: OOC XDC 制約が生成されるように、自動制約生成へすべてのクロックを移動。

* 1 つまたは複数のサブコアでリビジョンを変更

SMPTE2022-5/6 Video over IP Transmitter (4.0)

* バージョン 4.0 (Rev. 8)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化 (ユーザーが変更する必要なし)。

* 一般: OOC XDC 制約が生成されるように、自動制約生成へすべてのクロックを移動。

* 1 つまたは複数のサブコアでリビジョンを変更

SPI-4.2 (13.0)

* バージョン 13.0 (Rev. 9)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

ST2022-56 De-Packetizer (1.0)

* バージョン 1.0 (Rev. 2)

* 一般: Spartan-7 デバイスのサポートを追加。

ST2022-56 Packetizer (1.0)

* バージョン 1.0 (Rev. 2)

* 一般: Spartan-7 デバイスのサポートを追加。

SelectIO Interface Wizard (5.1)

* バージョン 5.1 (Rev. 8)

* 機能改善: IODELAY にハイ パフォーマンスを設定するため GUI にオプションを追加。

* その他: Spartan-7 デバイス サポートを追加。

Serial RapidIO Gen2 (4.0)

* バージョン 4.0 (Rev. 5)

* 機能改善: UltraScale および UltraScale Plus デバイスに GTY トランシーバーのサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

SmartConnect AXI2SC Bridge (1.0)

* バージョン 1.0 (Rev. 2)

* ダイナミック PAYLD で合成ランタイムを短縮。

SmartConnect Node (1.0)

* バージョン 1.0 (Rev. 2)

* xpm_fifo で FIFO をインプリメント。

* 1 つまたは複数のサブコアでリビジョンを変更

SmartConnect SC2AXI Bridge (1.0)

* バージョン 1.0 (Rev. 2)

* ダイナミック PAYLD で合成ランタイムを短縮。

SmartConnect Switchboard (1.0)

* バージョン 1.0 (Rev. 2)

* ダイナミック PAYLD で合成ランタイムを短縮。

Soft Error Mitigation (4.1)

* バージョン 4.1 (Rev. 7)

* 一般: 新しいデバイス XC7A25T、XC7A12T、XC7S25、XC7S50、XC7Z007S、XC7Z012S、XC7Z014S のベータ サポートを追加。

System Cache (4.0)

* バージョン 4.0

* ポート変更: ACE 信号をマスター ポートに追加。

* 機能改善: UltraScale+ MPSoC PS コヒーレンシにマスター ACE のサポートを追加。

* 機能改善: コントロール インターフェイスに 64 ビットのサポートを追加。

* 機能改善: セキュア トランザクション サポートを追加。

* 機能改善: AXI エラーのオプションの処理を追加。

* 機能改善: アロケーションおよびバッファー上書きのサポートを追加。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* その他: Spartan-7 デバイスのサポートを追加。

System ILA (1.0)

* バージョン 1.0

* ネイティブ Vivado リリース

* ロックまたはアップグレードされた IP インスタンスを含むデザインをサポートするため HDL モジュール、ライブラリ、インクルード ファイル名に IP リビジョン番号を追加

System Management Wizard (1.3)

* バージョン 1.3 (Rev. 2)

* 一般: 内部的な GUI 変更。カスタマー デザインへの影響はなし。

Timer Sync 1588 (1.2)

* バージョン 1.2 (Rev. 4)

* timer_bit_sample module の CDC フリップフロップに対し RLOC 制約を追加するため XDC をアップデート。

Tri Mode Ethernet MAC (9.0)

* バージョン 9.0 (Rev. 6)

* バグ修正: 1588 の TX パス レイテンシ値をアップデート。

* その他: Spartan-7 プリプロダクション サポート。

* その他: 基準 PIN LOC が設定されている UltraScale および UltraScale+デバイスに対し、PDRC-203 をバイパスするため、サンプル デザインをアップデート。

* その他: GUI のスピードと反応を向上。機能上の変更はなし。

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale 100G Ethernet Subsystem (2.0)

* バージョン 2.0

* ポート変更: gtwiz_reset_tx_datapath および gtwiz_reset_rx_datapath ポートがデフォルトで使用可能。

* ポート変更: [Enable Additional GT Control/Status] および DRP が選択されている場合に、gt_txinhibit 入力ポートを GT に追加。

* ポート変更: GT のアウト オブ コア機能の I/O ポートのサポートを追加。

* 機能改善: GT のアウト オブ コア機能をサポート。

* 機能改善: IP インテグレーターの設計アシスタンスのサポートを追加。

* その他: 標準 DRP インターフェイス vlnv を IP インテグレーター デザインの DRP ポートに使用。

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale FPGA Gen3 Integrated Block for PCI Express (4.2)

* バージョン 4.2 (Rev. 2)

* ポート変更: 追加トランシーバー制御およびステータスのポートに IBERT および JTAG デバッグにオプションのデバッグ信号を追加。

* バグ修正: gtwizard_top module にリンクアップの問題の修正を追加。

* バグ修正: 250 MHz CORE CLOCK 周波数での Gen3x4 および Gen3x2 にデスキュー ロジックを追加。

* バグ修正: primitive_level でプリミティブをフィルターできるように Tandem 制約をアップデート。

* 機能改善: LTSSM、リセット シーケンスおよび RX シーケンスをデバッグするため、[Add. Debug Options] ページに JTAG デバッガーのサポートを追加。

* 機能改善 [Add. Debug Options] ページに In-System IBERT のサポートを追加。

* 機能改善: PIPE データをデバッグするため、[Add. Debug Options] ページにデスクランブラー デバッグのサポートを追加。

* 機能改善: [GT Settings] ページに自動 RX 等化のサポートを追加。

* その他: 生成される出力ファイルのディレクトリとフォーマットをアップデート。

* その他: デフォルトの MCAP Bitstream ID レジスタ値を 2016.3 用にアップデート。

* その他: アドバンス モードで基本ページに Enable Parity パラメーターを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale FPGAs Transceivers Wizard (1.6)

* バージョン 1.6 (Rev. 4)

* 機能改善: GTY-JESD/CEI に新しいトランシーバー コンフィギュレーションのプリセット オプションを追加。

* 機能改善: サンプル デザインに In-System IBERT コアを含めるため新しい [Structural Options] を追加。

* その他: GTYE4/GTHE4 UNISIM プリミティブの SIM_VERSION を SIM_DEVICE へ移行。

* その他: ウィザードのカスタマイズ GUI の QPLL の分数 N の計算機能を 28.21 Gb/s へ拡張するサポートを追加。

* その他: ギガビット イーサネット KR コンフィギュレーションのトランシーバー コンフィギュレーション プリセットのオプションをアップデート。

* その他: ウィザード カスタマイズ GUI のスピードおよび反応を改善。

* その他: UltraScale+ FPGA のデータシートに一致させるため、スピード グレードが -2LV/-1LV のデバイスのライン レート範囲をアップデート。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale Soft Error Mitigation (3.1)

* バージョン 3.1 (Rev. 2)

* 一般: モノリシック UltraScale+ デバイスすべてのサポートを追加。

* 一般: モノリシック UltraScale+ デバイスすべてに対し、エラー分類と診断スキャン機能を追加。

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

UltraScale+ 100G Ethernet Subsystem (2.0)

* バージョン 2.0

* ポート変更: gtwiz_reset_tx_datapath および gtwiz_reset_rx_datapath ポートがデフォルトで使用可能。

* ポート変更: [Enable Additional GT Control/Status] および DRP が選択されている場合に、gt_txinhibit 入力ポートを GT に追加。

* ポート変更: GT のアウト オブ コア機能の I/O ポートのサポートを追加。

* 機能改善: GT のアウト オブ コア機能をサポート。

* 機能改善: RX GT バッファー バイパスのシングル レーン モードをイネーブル。

* その他: xcvu11p-fsgd2104、xcvu13p-figd2104、xcvu9p-fsgd2104 デバイスのサポートを追加。

* その他: 標準 DRP インターフェイス vlnv を IP インテグレーター デザインの DRP ポートに使用。

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale+ PCI Express Integrated Block (1.1)

* バージョン 1.1 (Rev. 2)

* ポート変更: 必須ポートの変更なし。ただし、PCIe DRP、GT DRP、GT Wizard、In-System IBERT、トランシーバー制御およびステータス ポートにオプションのポートおよびインターフェイスを追加。

* バグ修正: ASPM L0s をイネーブル。

* バグ修正: PMARESET の修正を追加、レート変更中の GT リセット シーケンスにアップデート。

* バグ修正: CDR および RX 等化を最初に機能させ、データが良好状態になっているということを間違って示さないように、CDRHOLD の修正を追加。

* バグ修正: ES2 シリコンに対し、シーケンス番号の FIFO の修正を追加。

* 機能改善: コア コンフィギュレーション GUI に GT DRP、PCIe DRP、トランシーバー コントロールおよびステータス ポートのオプションを追加。

* 機能改善: 合成後およびインプリメンテーション後のシミュレーションを実行するため、シミュレーション モデルのサポートを追加。

* 機能改善: 125 MHz および 250 MHz 基準クロック オプションのサポートを追加。

* 機能改善: 共有ロジック ページのザイリンクス サンプル デザインの GT ウィザードのサポートを追加。

* 機能改善: シリアル レーンの図をスキャンするため、[Add. Debug Options] ページに In-System IBERT のサポートを追加。

* 機能改善: LTSSM、RX シーケンスおよび RX 検出をデバッグするため、[Add. Debug Options] ページに JTAG デバッガーのサポートを追加。

* 機能改善: PIPE データをデバッグするため、[Add. Debug Options] ページにデスクランブラー デバッグのサポートを追加。

* その他: ユーザーが 512 ビット AXIST モードで SLICE 範囲設定にアクセスできるよう、Pblock 制約を IP レベルの XDC ファイルをザイリンクス サンプル デザインの最上位 XDC ファイルを移動。

* 1 つまたは複数のサブコアでリビジョンを変更

VIO (Virtual Input/Output) (3.0)

* バージョン 3.0 (Rev. 13)

* gui_tcl を 2.0 に変更。

* 1 つまたは複数のサブコアでリビジョンを変更

Video AXI4S Remapper (1.0)

* バージョン 1.0 (Rev. 2)

* 一般: 2016.3 用にサンプル デザインをアップデート。

Video Color Space Conversion and Correction (1.0)

* バージョン 1.0 (Rev. 4)

* 一般: 2016.3 用にサンプル デザインをアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

Video Deinterlacer (4.0)

* バージョン 4.0 (Rev. 11)

* ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化 (ユーザーが変更する必要なし)。

Video In to AXI4-Stream (4.0)

* バージョン 4.0 (Rev. 4)

* 機能改善: クロックごとに 8 ピクセルのサポート追加。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化 (ユーザーが変更する必要なし)。

* FIFO Generator v13.1 にアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

Video Mixer (1.0)

* バージョン 1.0 (Rev. 2)

* 機能改善: 8 つのビデオ/グラフィックスおよびループ レイヤーのアルファチャネルのピクセルごとのサポートを追加。

* 機能改善: YUV 4:2:0 のサポートを追加。

* 機能改善: メモリ インターフェイスでカラー コンポーネントごとに 10 ビット サポートを追加。

* その他: 今後のデバイスのサポートを簡素化するため、サポート デバイスとプロダクション ステートを自動的に決定。

* 1 つまたは複数のサブコアでリビジョンを変更

Video On Screen Display (6.0)

* バージョン 6.0 (Rev. 12)

* 一般: オート ファミリ サポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Video PHY Controller (2.0)

* バージョン 2.0 Rev. 3)

* 一般: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 一般: 同じブロック デザインに 2 つの IP インスタンスがある場合のフレーム名衝突の問題を修正。

Video Processing Subsystem (2.0)

* バージョン 2.0 (Rev. 2)

* 機能改善: スカラーのみへのフォーマット変換機能を追加 (RGB、YUV 4:4:4、YUV 4:2:2、YUV 4:2:0 の間で変換)

* 機能改善: 色リサンプリングへのパス機能を追加 (入力と出力のビデオ フォーマットが同じ場合はリサンプリングを実行しない)。

* 機能改善: デインターレース専用機能に YUV 4:2:0 サポートを追加。

* その他: クロック インターフェイス aclk、aclk_axis、aclk_axi_mm、および aclk_ctrl に FREQ_HZ パラメーターを追加して、アウト オブ コンテキスト クロック周波数の設定を可能。

* 1 つまたは複数のサブコアでリビジョンを変更

Video Test Pattern Generator (7.0)

* バージョン 7.0 (Rev. 4)

* 機能改善: 最大解像度を 8192x4320 に変更。

* 機能改善: クロックごとに 8 サンプルをサポート。

* 機能改善: DisplayPort テスト パターンをサポート。

* 機能改善: テスト パターンをコンパイルするための設定をさらに追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Video Timing Controller (6.1)

* バージョン 6.1 (Rev. 9)

* バグ修正: 生成信号および検出信号すべてがディスエーブルになるのを防ぐため GUI を修正。

* バグ修正: ジェネレーター、検出器、fsync_in ビヘイビアーの同期化の GUI を修正。

Video over IP FEC Receiver (2.0)

* バージョン 2.0 (Rev. 2)

* バグ修正: 複数の帯域幅ビット ストリームを実行しているときのバッファー ステータス読み出しを改善するためレジスタ応答のタイムアウト値を増加。

* 機能改善: RFC4175/RFC3190 パケット タイプ処理をサポートするため、ロジックをアップデート。

* その他: Spartan-7 デバイスのサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Video over IP FEC Transmitter (2.0)

* バージョン 2.0 (Rev. 2)

* 機能改善: RFC4175/RFC3190 パケット タイプ処理をサポートするため、ロジックをアップデート。

* その他: Spartan-7 デバイスのサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Virtex-7 FPGA Gen3 Integrated Block for PCI Express (4.2)

* バージョン 4.2 (Rev. 2)

* 機能改善: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* その他: xc7vh580t デバイスの FLG1155/FLG1931 パッケージ、xc7vh870t デバイスの FLG1931 パッケージ、xc7vx330t デバイスの FFV1156/FFV1761 パッケージ、xc7vx415T デバイスの FFV1157/FFV1158/FFV1927 パッケージのサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Viterbi Decoder (9.1)

* バージョン 9.1 (Rev. 7)

* 一般: Spartan-7 デバイスのサポート。

* 1 つまたは複数のサブコアでリビジョンを変更

XADC Wizard (3.3)

* バージョン 3.3 (Rev. 1)

* バグ修正: 電圧アラーム範囲をアップデート。

* その他: Spartan-7 デバイスのサポートを追加。

XAUI (12.2)

* バージョン 12.2 (Rev. 6)

* ポート変更: 近接するクワッドをまたいで GT 基準クロックを共有する場合に必要な refclk_out ポートを追加。

* バグ修正: refclk_p/n の入力でインスタンシエートされた IBUF に対し、IBUF_LOW_PWR を TRUE から FALSE に変更。

* バグ修正: CPLL レール モジュールで GT 基準クロックをフォワードするためのデフォルト バッファーに BUFH を使用するよう修正。

* 機能改善: コアと GT の間のレーン マッピングを切り替えるためのオプションを追加。

* その他: ソース HDL ファイルを 1 つのファイルにまとめて合成およびシミュレーションを高速化。ユーザーが変更する必要なし。

* 1 つまたは複数のサブコアでリビジョンを変更

XHMC (1.0)

* バージョン 1.0

* 一般: 初期リリース

YCrCb to RGB Color-Space Converter (7.1)

* バージョン 7.1 (Rev. 9)

* 一般: オート ファミリ サポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

ZYNQ UltraScale+ MPSoC (2.0)

* バージョン 2.0

* 1) Zynq UltraScale+ MPSoC のパラメーターを複数変更。このため、2016.3 以前のプロジェクトからアップグレードする場合は、設定を再入力する必要がある場合がある。アップグレードの詳細は (Xilinx Answer 67861) を参照。

* パラメーター変更の理由

  1. 未使用のパラメーターを削除。
  2. 一部のパラメーターに対し DRC を改善。
  3. 一部のパラメーター値を前のリリースの値から変更。

*

* 2) XPPU を介した XMPU および LPD ペリフェラルの保護を使用したメモリ保護をサポートするため、プロセッサ コンフィギュレーション ウィザードの隔離コンフィギュレーションをイネーブル。

* 注記: 隔離コンフィギュレーションは、ZU9-ES1 以外のすべてのデバイスでサポート。

*

* 3) I/O コンフィギュレーション

  1. SD 2.0 (4 ビット データ伝送モード) および SD 3.0 (8 ビット データ伝送モード) をサポートするため、SD & eMMC インターフェイスを改善。eMMC は、4 ビットおよび 8 ビット両方のデータ伝送モードをサポート。
  2. 内部クロックまたは、MIO または EMIO を介したクロックを使用して、TTC を駆動できるように WDT および TTC をイネーブル。
  3. プロセッサ コンフィギュレーション ウィザードでは、デュアル パラレル モードの QSPI のみが x4 データ モードをサポート。x1 および x2 データ モードは、デュアル パラレル モードの QSPI の場合、BOOR ROM でサポートされていないため削除。シングルおよびデュアル スタック モードの場合 (パラレルでない場合)、x1 および x2 はサポートされる。
  4. SPI インターフェイスの場合、同じ MIO バンクからすべてのピンが来るようにするため、MIO ピンの選択をアップデート。スレーブ セレクト ポートはベクターから 3 スカラー ポートに変更されている。
  5. 一部の LPD ペリフェラルで使用できなかった MIO / EMIO ピンを選択できるように修正。
  6. その他のバグ修正

*

* 4) クロック コンフィギュレーション

 

  1. プロセッサ コンフィギュレーション ウィザードを介してクロック コンフィギュレーションに複数の改善。
  2. GUI レイアウトの変更、入力 PLL の選択に [Input Clocks]、ペリフェラル クロックに [Output Clocks] のタブを追加。
  3. 手動モードおよび自動モードはどちらも [Output Clocks] タブの下にあって、どちらか一方のみを選択可能。
  4. クロック コンフィギュレーションで複数の DRC を実行可能。
  5. タイムスタンプ、LPD および FPD クロックに次のように DRC を追加。

 

  • Dbg_tstmp_clk は dbg_lpd_clk または dbg_fpd_clk より高速に実行してはならない。
  • Dbg_tstmp_clk は、dbg_lpd_clk または dbg_fpd_clk が実行しているときにディスエーブルにしてはならない。


  6. その他のバグ修正

*

* 5) DDR コンフィギュレーション

  1. [DDR Controller Options] ツリーの下にコントローラー コンフィギュレーション、 [DDR Memory Options] ツリーの下にメモリ パーツ関連のコンフィギュレーション、[Other Options] ツリーの下にその他の下位コンフィギュレーションを維持することで、使いやすさを高める。
  2. メモリ パーツに基づいて DRC をイネーブル。
  3. ベンダー別のメモリ パーツ コンフィギュレーションに TcL パラメーターを追加。パラメーター名は PSU__DDRC__VENDOR_PART。
  4. Zynq UltraScale+ MPSoC ラッパーでクロック バッファーをディスエーブルにするため Tcl パラメーターを追加。パラメーターは PSU__PL_CLK0_BUF。
  5. デュアル ダイ、デュアル ランク パッケージの場合、PDDR4 コンポーネントの最大サイズは 16 Gb へ変更。
  6. UDIMM および RDIMM コンポーネントの追加。
  7. その他のバグ修正

*

* 6) PS-PL コンフィギュレーション

* PL から PS へのレガシ割り込みのサポートを追加。

*

* 7) PCIe コンフィギュレーション

  1. PCIe の場合は EP MSI ベクターの値を 4 に制限。
  2. PCIe レーンは、PCIe レーン コンフィギュレーションに基づいて選択され、選択肢は x1、x2、x4。
  3. テーブルおよび PBA オフセットに対し、MSI-X 属性をアップデート。
  4. ECRC 生成は ES1 デバイスに対しディスエーブル。
  5. その他のバグ修正

*

* 8) GT/Serdes コンフィギュレーション

  1. GT レーン基準クロック コンフィギュレーションに対する改善および訂正。
  2. すべての GT ベースのプロトコルで、アイスキャン イネーブルがデフォルトでオン。
  3. オプションの ILL レジスタ設定を介して、異なるプロセス コーナーの SerDes パフォーマンス、信頼性、極端な温度を改善。
  4. 最適パフォーマンスを得るため SATA のベンダー別 PHY コンフィギュレーション値を追加。
  5. その他のバグ修正

 

ZYNQ7 Processing System (5.5)

* バージョン 5.5 (Rev. 4)

* Zynq-7000 シングル コア デバイスのサポートを追加。

* CLG225 デバイスの XDC ファイル生成を修正。

* M_GPx AXI PL インターフェイスの AxCACHE[1] = 1 を強制するため Tcl パラメーターを追加。パラメーター名は PCW_GP0_EN_MODIFIABLE_TXN および PCW_GP1_EN_MODIFIABLE_TXN。

* ECC がイネーブルの場合の DDR 初期化のパフォーマンス改善。

ZYNQ7 Processing System BFM (2.0)

* バージョン 2.0 (Rev. 5)

* 変更なし

axi_sg (4.1)

* バージョン 4.1 (Rev. 4)

* 1 つまたは複数のサブコアでリビジョンを変更

interrupt_controller (3.1)

* バージョン 3.1 (Rev. 4)

* 変更なし

lib_bmg (1.0)

* バージョン 1.0 (Rev. 6)

* 1 つまたは複数のサブコアでリビジョンを変更

lib_cdc (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

lib_fifo (1.0)

* バージョン 1.0 (Rev. 6)

* Spartan-7 デバイス ファミリのアップデート。

* FIFO ガイドラインに従い Full および wr_rst_busy を使用。

* 1 つまたは複数のサブコアでリビジョンを変更

lib_pkg (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

lib_srl_fifo (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

 

AR# 68021
日付 10/13/2016
ステータス アクティブ
種類 リリース ノート
ツール
  • Vivado Design Suite - 2016.3
このページをブックマークに追加