UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 68028

UltraScale/UltraScale+ Memory IP - [Reference Input Clock Speed (ps)] に最大 BUFGCE タイミング仕様を超えるクロックを指定するとパルス幅違反が発生する

説明

問題の発生したバージョン: DDR4 2.1、DDR v1.3、RLDRAM3 v1.3、QDRII+ v1.3、QDRIV v1.2

修正バージョン: (Xilinx Answer 58435) を参照

UltraScale メモリ IP では、選択したメモリ デバイス インターフェイス速度 ([Memory Device Interface Speed (ps)]) に基づいて基準入力クロック速度 ([Reference Input Clock Speed (ps)]) を選択できます。

IP で最大 MMCM タイミング仕様が使用され、使用可能な基準入力クロック速度がリストされますが、

MMCM の入力クロックは BUFGCE で駆動されるので、BUFGCE の最大タイミング仕様を使用して入力周波数を制限する必要があります。

次に、BUFGCE と MMCM のタイミング仕様の違いの例を示します。


 

IP で BUFGE に許容される Fmax を超える基準入力クロック速度を使用すると、タイミング レポートにパルス幅タイミング違反が発生します。

ソリューション

このエラーを解決するには、BUFGCE の Fmax データシート仕様を満たす基準クロックを選択します。UltraScale メモリ IP の今後のリリースで、BUFGCE Fmax の制限に従うよう修正される予定です。

改訂履歴

2016/10/05 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
58435 UltraScale/UltraScale+ Memory IP - Master Release Notes and Known Issues N/A N/A
AR# 68028
日付 01/17/2018
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略
ツール
IP
このページをブックマークに追加