AR# 68081

UltraScale FPGA Gen3 Integrated Block for PCI Express (Vivado 2016.3) - 「ERROR: [DRC 23-20] Rule violation (HDTC-6) Non-stage-one logic illegally placed - Non-stage-one logic」というエラー メッセージが表示される

説明

問題の発生したバージョン: 4.2 (Rev2)

修正バージョンおよびその他の既知の問題: (Xilinx Answer 57945)

複製されたロジックが Tandem プロパティを正しくコピーせず、次のようなエラーが phys_opt で発生します。

ERROR: [DRC 23-20] Rule violation (HDTC-6) Non-stage-one logic illegally placed - Non-stage-one logic 'c_i_wrapper_support_i/c_i_wrapper_i/inst/conf_mcap_design_switch_reg_replica' is placed at site 'SLICE_X130Y14' inside stage one Pblock 'c_i_wrapper_support_i_c_i_wrapper_i_inst_c_i_wrapper_Stage1_main'. Non-stage-one logic should not be placed inside a stage one region.

 


このアンサーは、PCI Express ソリューション センターの一部です。

(Xilinx Answer 34536)  PCI Express ソリューション センター

 

ソリューション

これは既知の問題であり、今後のリリースで修正される予定です。今回の Vivado リリースに伴うこの問題を回避するには、次の手順に従ってください。

  • phys_opt は実行しない。
  • PCIe モジュール インスタンスをターゲットにしているユーザー デザインに適切な Tandem 制約を追加する。
set_property HD.TANDEM_IP_PBLOCK Stage1_Main [get_cells pcie_ip_i]
set_property HD.TANDEM 1 [get_cells pcie_ip_i]

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは行われていません。

改訂履歴

2016/10/28 - 初版

AR# 68081
日付 10/28/2016
ステータス アクティブ
種類 既知の問題
IP