opt_design - デザイン アシスタント
注記: このアンサーはザイリンクス Vivado インプリメンテーション ソリューション センター (Xilinx Answer 68351) の一部です。ザイリンクス Vivado インプリメンテーション ソリューション センターには、Vivado インプリメンテーションに関する質問が集められています。
Vivado インプリメンテーションを使用するデザインを新しく作成する場合、または問題をトラブルシュートする場合は、Vivado インプリメンテーション ソリューション センターから情報を入手してください。
機能および使用方法
| (Xilinx Answer 59654) | 2013.4 Vivado - Vivado インプリメンテーションによるリセット ネットへの BUFG の自動挿入を制御する方法 |
| (Xilinx Answer 53845) | Vivado インプリメンテーション - 未接続のロジックがトリムされないようにする Vivado のオプション |
デバッグに関するヒント
| (Xilinx Answer 58616) | Vivado - opt_design のトリムのデバッグ |
高周波数での問題およびデザイン アドバイザリ
| (Xilinx Answer 68114) | 2016.3 Vivado - 動作の変更によって未使用の出力ポートがデザインから削除されなくなる |
| (Xilinx Answer 67439) | Vivado 2016.1 および 2016.2 のデザイン アドバイザリ - ほかの LUT ロジックを駆動する LUT1 インバーターに ILA プローブを配置すると LUT 論理式が不正になる |
| (Xilinx Answer 66086) | Vivado - 無効な BUFG のロード分割が原因で配線エラーが発生する |
| (Xilinx Answer 66968) | 2015.4 Vivado - opt_design が無効のとき write_debug_probes コマンドが発行されない |
| (Xilinx Answer 60856) | Vivado インプリメンテーション - 「ERROR: [ChipScope 16-119] Implementing debug core dbg_hub failed.」というエラー メッセージが表示される |
| AR# 68352 | |
|---|---|
| 日付 | 05/30/2018 |
| ステータス | アクティブ |
| 種類 | ソリューション センター |
| ツール |
|