AR# 68603
|LogiCORE IP MIPI D-PHY v3.0 (Rev. 1) – スレーブ モード (サンプル デザインの共有ロジック) の D-PHY RX IP が マスター モード (コアの共有ロジック) の D-PHY RX IP とリソースを共有すると機能しない
説明
MIPI D-PHY マルチインスタンス システムで、MIPI D-PHY Receiver IP コアの 1 つがマスター モード (コアで共有ロジック) に、 D-PHY RX IP コアの 1 つ以上がスレーブ モード (サンプル デザインで共有ロジック) に設定されています。
スレーブ モードのコア入力信号の clkoutphy_in、system_rst_in、および pll_lock_in は、それぞれマスター モードの出力信号 clkoutphy_out、system_rst_out、pll_lock_out により駆動されています。
スレーブ モード IP コアが上記のように設定されていると機能しません。
注記: ここで説明する問題およびソリューションは MIPI CSI-2 レシーバー サブシステムにも適用します。
ソリューション
これは、Vivado 2016.4 の LogiCORE IP MIPI D-PHY v3.0 (Rev. 1) の既知の問題で、Vivado 2017.1 で修正される予定です。2016.4 でこの問題を回避するには、system_rst_out 信号を接続解除する必要があります。
このアンサー レコードはお役に立ちましたか?
アンサー レコード リファレンス
マスター アンサー レコード
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 54550 | LogiCORE IP MIPI D-PHY - Vivado 2015.3 およびそれ以降のバージョンのリリース ノートおよび既知の問題 | N/A | N/A |
| AR# 68603 | |
|---|---|
| 日付 | 04/24/2018 |
| ステータス | アーカイブ |
| 種類 | 一般 |
| デバイス | |
| ツール | |
| IP | |
People Also Viewed