MIPI D-PHY マルチインスタンス システムで、MIPI D-PHY Receiver IP コアの 1 つがマスター モード (コアで共有ロジック) に、 D-PHY RX IP コアの 1 つ以上がスレーブ モード (サンプル デザインで共有ロジック) に設定されています。
スレーブ モードのコア入力信号の clkoutphy_in、system_rst_in、および pll_lock_in は、それぞれマスター モードの出力信号 clkoutphy_out、system_rst_out、pll_lock_out により駆動されています。
スレーブ モード IP コアが上記のように設定されていると機能しません。
注記: ここで説明する問題およびソリューションは MIPI CSI-2 レシーバー サブシステムにも適用します。
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
54550 | LogiCORE IP MIPI D-PHY - Vivado 2015.3 およびそれ以降のバージョンのリリース ノートおよび既知の問題 | N/A | N/A |
AR# 68603 | |
---|---|
日付 | 04/24/2018 |
ステータス | アーカイブ |
種類 | 一般 |
デバイス | |
ツール | |
IP |