AR# 68618

UltraScale\UltraScale+ - High Speed SelectIO ネイティブ モードのタイミング バジェット例

説明

UltraScale のデータシートにはパフォーマンスに関する数値が含まれています。

たとえば、(DS892) v1.14 では次のようになっています。


 

これらのスピードを達成するためのガイダンスはありますか。

ソリューション

次の例は、1600 Mbps の LVDS パフォーマンスを満たすことを目的にしています。

次のタイミング バジェットは、シングルバンク用に HSSIO ウィザードで設定したインターフェイスのトランスミッター タイミング バジェットの内訳です。

これらの数値は、すべてのデバイスに適用され、特性化データに基づいています。


トランスミッター タイミング バジェット:

LVDS トランスミッターのタイミング バジェット:


 

シングルエンド (VREF) トランスミッターのタイミング バジェット:


 

メモリ デバイスに共通のガイドラインと同じように、PCB 配線を介して、パッケージ スキューはデスキューする必要があります。

補正されていないパッケージ スキューは「Pkg Skew」に追加する必要があります。

たとえば、パッケージ スキュー ([Export I/O Ports] を使用している場合 Vivado でレポートさているように) はバイト グループの場合は 30 ps、バンクの場合は 150 ps になります。

パッケージ スキューはバンクがデスキューされていると変動します。

シグナル インテグリティの問題には、立ち上がり/立ち下がり時間、PCB 配線、ケーブル/コネクタによって引き起こされる SI 効果が含まれます。

SI 関連の問題は IBIS モデルまたは SPICE モデルを使用してシミュレーションできます。

PLL/CLK は、PLLE3 と BITSLICE_CONTROL の間に存在する専用クロック接続 (CLKOUTPHY) になる点に注意してください。

トランスミッター バジェットには、セットアップ/ホールド タイミングのウィンドウなどレシーバー エラー (RX) を考慮する必要があります。 

たとえば、レシーバー タイミング バジェットからは、IOB、PHY およびパッケージ スキューを考慮に入れます。

レシーバーのタイミング バジェット:

レシーバーの場合、トランスミッターデバイスの変動を表す送信エラーの小計が、レシーバー バジェットにも同じように使用されます。

補正されていないパッケージ スキューは「Pkg Skew」に追加する必要があります。このレシーバー バジェットは差動入力用です。

LVDS レシーバーのタイミング バジェット:


 

VREF レシーバーのタイミング バジェット:


 


次のレシーバーはさらに次の点を想定しています。

  • ダイ パッドにデスキューするのに BISC が使用されています。このため、外部にパッケージ スキューが必要になります。
  • 遅延は BISC に関連付けられている ALIGN_DELAY に対してのみ使用されています。DELAY_VALUE は、レシーバーとトランスミッターの両方に対し 0 に設定する必要があります。
  • ダイナミック位相アライメントは別に考慮する必要があり、アライン問題をなくすために追加で 40 ps 含める必要があります。
  • ストローブは中央揃え (RX_CLK_PHASE_P/RX_CLK_PHASE_N = SHIFT_0)、またはエッジ揃え (RX_CLK_PHASE_P/RX_CLK_PHASE_N = SHIFT_90) になる可能性があります。
  • トランスミッターには OUTPUT_PHASE_90 = TRUE または FALSE を使用できます。
  • チャネル ジッターをタイミング バジェットを考慮してシミュレーションする必要があります。
  • DATA_WIDTH = 4 または 8
  • レシーバー バジェットには、セットアップ/ホールド タイミングのウィンドウなど送信エラー (TX) を考慮する必要があります。たとえば、トランスミッター タイミング バジェットからは、PLL/CLK、IOB、PHY などを考慮に入れます。

うまくいった例:

FPGA が 2 つあって、互いにインターフェイスしています。仮にそれらを FPGA A、FPGA B と呼ぶことにします。どちらも Virtex UltraScale です。


FPGA A から FPGA B へは LVDS リンクを使用してインターフェイスしていて、パッケージ フライト タイムを補正する PCB 配線が使用されています。

1600 Mbps で実行している場合は、それはどれぐらいのスキューに耐えられますか。


FPGA A は TX なので、トランスミッター タイミング バジェットからのトランスミッター デバイス ロス(レシーバー バジェットで必要な) = 214.9 です。

CH は、ボード用に見積もる必要があり、50 ps を使用して計算します。ご自分の計算にはこの値を使用しないでください。ご使用のチャネルの正確な見積もり値を使用してください。


IOB = 52.5

PHY = 116.6

パッケージ スキュー = 0

CH = 50

TX = 214.9

合計 = 434

1600 Mbps でのビット周期 = 625 ps

ゆえに、残りのウィンドウ = 625 - 434 = 191 ps


インターフェイス スキューは 191 ps 耐えられます。

注記: 余分なマージンを含める必要がある場合は、それも考慮してください。

AR# 68618
日付 11/26/2018
ステータス アクティブ
種類 一般
デバイス 詳細 概略