UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 68675

IBERT で UltraScale+ GTY FPLL を使用する方法

説明

UltraScale+ GTY で FPLL を使用するには、次の Tcl コマンドを実行する必要があります。

次の手順に従ってください。

  1. 目的のライン レートの IBERT をビルドし、必要な基準クロックに最も近い refclk を選択します。
  2. 必要なフィードバック除算器の整数部および小数部を設定し、Tcl スクリプトを変更します。この変更については後で説明します。
  3. ボード上で refclk を設定します。
  4. IBERT ビットストリームを読み込みます。
  5. 変更した Tcl スクリプトを実行します (その内容は以下を参照)。このスクリプトには PLL すべてのリセットが含まれます。
  6. 通常の TX リセット、RX リセット、および IBERT リセットを IBERT の GUI から設定します。

ソリューション

# script to set a fractional 82.5 at runtime to the QPLL0 FBDIV of all QPLL0 found in an IBERT

set_property PORT.SDM0DATA 0800000 [get_hw_sio_commons]

set_property DRP.QPLL0_SDM_CFG0 0000 [get_hw_sio_commons]

set_property DRP.QPLL0_FBDIV 50 [get_hw_sio_commons]

commit_hw_sio [get_hw_sio_commons]

set_property PORT.QPLL0RESET 1 [get_hw_sio_commons]

commit_hw_sio [get_hw_sio_commons]

after 50

set_property PORT.QPLL0RESET 0 [get_hw_sio_commons]

commit_hw_sio [get_hw_sio_commons]


Tcl スクリプトの変更手順は次のようになります。

次の行は、分数部の分子を設定します。

set_property PORT.SDM0DATA 0800000 [get_hw_sio_commons]

この値が 0.5 なら、0400000 は 0.25 というふうになります。必要な分数部を設定するため、この行を変更します。

次の行はフィードバック除算器の整数部を設定します。

set_property DRP.QPLL0_FBDIV 50 [get_hw_sio_commons]

フィードバック除算器の整数部は 16 進数で、ハードウェアが実際にインプリメントする除算値を得るには、その値に 2 を足します。つまり、除算器の実際の値は 10 進数で 82 です。

この両方の設定で、10 進数で 82.5 になります。


同じ分数設定を IBERT のすべてのレーンに適用する必要がない場合は、分数設定が必要なレーンのみを変更するようこのスクリプトを変更します。

AR# 68675
日付 04/19/2017
ステータス アクティブ
種類 一般
デバイス
  • FPGA Device Families
このページをブックマークに追加