UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 68924

2017 Vivado IP フロー - Vivado 2017.x IP フローの既知の問題

説明

このアンサーでは、IP のカスタマイズと生成、IP パッケージャー、IP カタログ、IP コアの Vivado 設計環境への統合など、Vivado Design Suite 2017.x における IP コア フローに関する既知の問題を示します。

ソリューション

Vivado 2017.4 における IP フローの既知の問題

(Xilinx Answer 60195)IP パッケージャーでパッケージされた IP を変更し、その変更を後で破棄しても、HDL ファイルに加えた変更内容が完全には破棄されない
(Xilinx Answer 66285)「Cannot stop MicroBlaze. Stalled on instruction fetch」という XSDB メッセージが表示される
(Xilinx Answer 66982)IP のカスタマイズ GUI にプロジェクトで使用されているボード コンポーネントへの接続が示される
(Xilinx Answer 67850)IP インテグレーター ブロック デザインを検証すると「ERROR: [Designutils 20-414] HRTInvokeSpec : No Verilog or VHDL sources specified」というエラー メッセージが表示される
(Xilinx Answer 68010)ブロック コンフィギュレーションの変更直後にブロック デザイン (BD) に対するアウト オブ コンテキスト (OOC) run が最新ではなくなる
(Xilinx Answer 68293)write_hwdef および write_sysdef によってソフトウェア ドライバーがユーザー IP ブロックのサブコアから書き出されない
(Xilinx Answer 70329)ポートを削除した後にユーザー IP をパッケージすると、予期しないエラーが発生する
(Xilinx Answer 70405)export_simulation でコンパイル スクリプトのみがアップデートされ、ip および ipstatic ディレクトリのソース ファイルがアップデートされない
(Xilinx Answer 70646)条件文でインスタンシエートされるサブコア IP がパッケージ済みユーザー IP によって提供されない
(Xilinx Answer 70722)カスタム IP に含まれる未使用のコアの制約が処理され、該当する IP がないためにクリティカル警告が生成される
(Xilinx Answer 70865)ZYNQ ブロック デザインのサマリ レポートがインターネット ブラウザーで開かない

Vivado 2017.4 で修正された IP フローの既知の問題

(Xilinx Answer 70026)ライセンス機能が複数ある IP コアがキャッシュされない
(Xilinx Answer 70165)イーサネット サブシステム IP を合成すると「[Designutils 20-176] Cannot open XDC file ''*_board.xdc」というエラー メッセージが表示される
(Xilinx Answer 70182)「Synthesis target needs to be generated before calling compile_c.」というエラー メッセージが表示される

Vivado 2017.3 で修正された IP フローの既知の問題

(Xilinx Answer 70076)インプリメンテーションで BD の IP インスタンスについて「[BD 41-1661] One or more IPs have been locked in the desig」という警告メッセージが表示される
(Xilinx Answer 70078)ファイルをファイル グループに手動で追加すると、IP パッケージャーで IP に余分なファイルが追加される
(Xilinx Answer 70080)プロジェクトのターゲット デバイスを変更すると [Upgrade Selected] がエラーになる
(Xilinx Answer 70081)IP インスタンスの日付が古いことを示す黄色いバナーが Vivado 2017.2 で表示されない
(Xilinx Answer 70082)ターゲット言語を変更して BD を合成すると、合成で「ERROR : module '<bd_mod>' not found」というエラー メッセージが表示される
(Xilinx Answer 70719)IP パッケージャー ウィンドウの下にカスタマイズ GUI のプレビューが表示されない

Vivado 2017.2 で修正された IP フローの既知の問題

(Xilinx Answer 69443)AXI PCIE3 IP コアで OOC 合成を実行すると、Kintex UltraScale デザインで突然プログラムが終了してしまう
(Xilinx Answer 70079)BD を含む Vivado プロジェクトを Vivado 2017.1 へ移行すると、モジュール参照ファイルが古くなってしまう

Vivado 2017.1 で修正された IP フローの既知の問題

(Xilinx Answer 67895)MicroBlaze ブロックを含むブロック デザイン (BD) をパッケージするときに「CRITICAL WARNING: [IP_Flow 19-4791] Block design with Microblaze subdesign IP 'my_design_microblaze_0_0' should be packaged with the XCI option」というクリティカル警告メッセージが表示される
(Xilinx Answer 68275)合成されたデザインを Vivado 2016.3 に移行した後でインプリメンテーションを起動すると、ブロック デザインの一部の IP の OOC run がリセットされる

アンサー レコード リファレンス

サブアンサー レコード

AR# 68924
日付 04/09/2018
ステータス アクティブ
種類 既知の問題
ツール 詳細 概略
このページをブックマークに追加