AR# 68998

|

2017.1 - IBERT - UltraScale/UltraScale+ 基準クロック伝搬遅延の問題 - IBERT 検出での問題および CPLL ロックでの問題

説明

IBUFDS からくる直接入力 GT 基準クロックが、GTPOWERGOOD がアサートされた後でも安定しない場合があります。

この状態になると、IBERT に次の 2 つの問題が発生する可能性があります。

問題 1:

CPLL_CAL ブロックを使用する IBERT を生成するとき (CPLL および内部システム クロックを使用する)、Vivado ハードウェア マネージャーを使用してビットストリームがデバイスにダウンロードされた後、IBERT 検出に問題がある可能性があります。

問題 2:

使用されているクワッドが連続していない場合 (クワッド 225 および 227 が使用されていて、226 が使用されていない場合など)、CPLL コンフィギュレーションを使用した UltraScale GTY デザインが PLL で検出されない可能性があります。

ソリューション

問題 1 の修正方法:

内部システム クロックおよび CPLL の両方を使用する IBERT デザインの場合、6 MHz 以下の JTAG TCK 周波数を使用します。

問題 2 の修正方法:

内部システム クロックおよび CPLL の両方を使用し、連続しないクワッドを使用する IBERT デザインを対象にしています。

6 MHz 以下の JTAG TCK 周波数を使用し、不連続のクワッドではなく、連続クワッド (クワッド 225、226、227 など) を使用したコンフィギュレーションを使用します。

AR# 68998
日付 09/11/2017
ステータス アクティブ
種類 一般
デバイス
ツール
IP
People Also Viewed