AR# 69021

JESD204 - 2017.1 - UltraScale/UltraScale+ IBUFDS_GTE 出力が安定しない

説明

JESD204 コアと PHY を refclk をコア クロックとして使用するクロック構成で使用すると、IBUFDS_GTE からのクロック出力が不安定になります。


ソリューション

core_clk を供給する IBUFDS_GTE は、デバイスのコンフィギュレーションの完了後 250 us 経過するまで安定しません。

このため、デバイス コンフィギュレーション後、250 us 間そのコアおよび core_clk からクロック供給されるもの (たとえば、AXI4-Stream ロジックなど) すべてをリセットに保つ必要があります。

これは、2017.2 リリースの JESD204 IP および JESD204_PHY IP 両方で修正されており、gt_powergood という信号が追加されています。

詳細は、2017 年 10 月 4 日リリースの製品ガイド (PG066) の「図 3‐3: UltraScale および UltraScale+ - 単純なクロック例」を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
68804 LogiCORE IP JESD204C - リリース ノートおよび既知の問題 N/A N/A
AR# 69021
日付 06/27/2020
ステータス アクティブ
種類 一般
IP