UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 69029

UltraScale/UltraScale+ LPDDR3 IP - Kintex UltraScale デバイスのハイ レンジ バンクを使用すると LPDDR3 出力インピーダンスと ODT DRC 違反が発生する

説明

問題の発生したバージョン: Vivado 2017.1 の LPDDR3 v1.0

修正バージョン: (Xilinx Answer 69040) を参照

Vivado 2017.1 を使用し、Kintex UltraScale デバイスに LPDDR3 インターフェイスを追加し、それを 533 MHz 以下に設定し、ハイ レンジ I/O バンクに配置すると、合成中に DRC 違反が発生します。

[DRC PORTPROP-11] Attribute value compatibility with bank type: Port c0_lpddr3_dq[x] has property ODT set to RTT_120, but this value is not compatible with the bank type the port is placed in (High Range).

[DRC PORTPROP-9] Attribute compatibility with bank type: Port c0_lpddr3_ca[0] has property OUTPUT_IMPEDANCE set, but this property is not compatible with the port's bank type (High Range).

ソリューション

HR バンクの場合、この DRC エラーを避けるため、すべての LPDDR3 メモリ ポートに対し OUTPUT_IMPEDANCE プロパティをリセットする必要があります。

reset_property OUTPUT_IMPEDANCE [get_ports [list <MIG port list> ]]

HR バンクの場合、この DRC エラーを避けるため、DQ および DQS ポートに対し ODT プロパティをリセットする必要があります。

reset_property ODT [get_ports [list <MIG port list> ]]

OUTPUT_IMPEDANCE プロパティと ODT プロパティがリセットされると、デザインはこれらの DRC 違反なしにインプリメントされます。

改訂履歴

2017/04/19 - 初版
2017/04/28 - ODT 違反に関するアップデート

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
69040 UltraScale/UltraScale+ LPDDR3 IP - リリース ノートおよび既知の問題 N/A N/A
AR# 69029
日付 12/15/2017
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP
このページをブックマークに追加