UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 69055

2017.1 Vivado IP リリース ノート - すべての IP 変更ログ情報

説明

このアンサーは、Vivado 2017.1 での IP 変更をすべて 1 つにまとめたもので、Vivado Design Suite をインストールする前にすべての IP 変更をここで確認できます。

ソリューション

(c) Copyright 2017 Xilinx, Inc. All rights reserved.

This file contains confidential and proprietary information of Xilinx, Inc. and is protected under U.S. and international copyright and other intellectual property laws.

DISCLAIMER
This disclaimer is not a license and does not grant any rights to the materials distributed herewith.

Except as otherwise provided in a valid license issued to you by Xilinx, and to the maximum extent permitted by applicable law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND WITH ALL FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and(2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under or in connection with these materials, including for any direct, or any indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if such damage or loss was reasonably foreseeable or Xilinx had been advised of thepossibility of the same.

CRITICAL APPLICATIONS
Xilinx products are not designed or intended to be fail-safe, or for use in any application requiring fail-safe performance, such as life-support or safety devices or systems, Class III medical devices, nuclear facilities, applications related to the deployment of airbags, or any other applications that could lead to death, personal injury, or severe property or environmental damage (individually and collectively, "Critical Applications").Customer assumes the sole risk and liability of any use of Xilinx products in Critical Applications, subject only to applicable laws and regulations governing limitations on product liability.

THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED ASPART OF THIS FILE AT ALL TIMES.

10G Ethernet MAC (15.1)

* バージョン 15.1(Rev. 2)

* 変更なし

10G Ethernet PCS/PMA (10GBASE-R/KR) (6.0)

* バージョン 6.0 (Rev. 8)

* 問題修正: 未使用の入力ポート、GTTXRESET および GTRXRESET を対応する GT インターフェイス ピンに接続

* 1 つまたは複数のサブコアでリビジョンを変更

10G Ethernet Subsystem (3.1)

* バージョン 3.1 (Rev. 4)

* 問題修正: コアの共有ロジック用にインターフェイスとのクロックの関連付けを修正

* その他: このコアのサブコアでの変更については、コアの変更ログ、ten_gig_eth_mac_v15_1 および ten_gig_eth_pcs_pma_v6_0 を参照

* その他: 機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

10G/25G Ethernet Subsystem (2.1)

* バージョン 2.1

* 機能改善: GTWIZ ユーザー ガイドの推奨事項に従って QPLL リセット信号を接続

* 機能改善: コアからの gt_ref クロック出力を駆動するため BUFG_GT を追加

* 機能改善: CR を修正

* 機能改善: UltraScale+ のスピード グレード -1 および -1L 用に 25G サポートを追加

* 機能改善: RSFEC 階層をアップデート

* 機能改善: 新しい Zynq UltraScale+ デバイスを追加

* 機能改善: CR 用にアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

1G/2.5G Ethernet PCS/PMA or SGMII (16.0)

* バージョン 16.0(Rev. 2)

* ネイティブ モードの LVDS ソリューション用にパラメーター InstantiateBitslice0 を追加

* 複数の IP インスタンスをシームレスに統合するため、ネイティブ モードの LVDS ソリューションでポートのアップデート

* クロック選択のパラメーターに基づき、同期 SGMII ネイティブ モードの LVDS ソリューションに複数の基準クロック オプション

* 1 つまたは複数のサブコアでリビジョンを変更

32-bit Initiator/Target for PCI (7 Series) (5.0)

* バージョン 5.0 (Rev. 8)

* 変更なし

3GPP LTE Channel Estimator (2.0)

* バージョン 2.0 (Rev. 13)

* 1 つまたは複数のサブコアでリビジョンを変更

3GPP LTE MIMO Decoder (3.0)

* バージョン 3.0 (Rev. 12)

* 変更なし

3GPP LTE MIMO Encoder (4.0)

* バージョン 4.0 (Rev. 11)

* 変更なし

3GPP Mixed Mode Turbo Decoder (2.0)

* バージョン 2.0 (Rev. 13)

* 一般: VHDL-2008 をサポートするため boolean_vector 型定義の名前変更

* 一般: Vivado 合成の use_dsp 属性との問題を回避するため USE_DSP ジェネリックを TCC_USE_DSPS に名前変更

3GPP Turbo Encoder (5.0)

* バージョン 5.0 (Rev. 11)

* 変更なし

3GPPLTE Turbo Encoder (4.0)

* バージョン 4.0 (Rev. 12)

* 一般: VHDL-2008 をサポートするため boolean_vector 型定義の名前変更

40G/50G Ethernet Subsystem (2.1)

* バージョン 2.1

* 機能改善: CR

* 機能改善: UltraScale+ のスピード グレード -1 および -1L 用に 50G サポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

64-bit Initiator/Target for PCI (7 Series) (5.0)

* バージョン 5.0 (Rev. 8)

* 変更なし

7 Series FPGAs Transceivers Wizard (3.6)

* バージョン 3.6 (Rev. 6)

* 問題修正: ChipScope がイネーブルになっていて、userrdy が入力のとき、GT チャネル プリミティブへの userrdy は、resetfsm からの入力および信号の両方がアサートされている場合にのみ、アサートされる: AR68829

* 機能改善: XC7K70TFBG484 および XC7K70TFBV484 デバイスの最大ライン レートが 10.3125 gbps に変更

* 機能改善: XC7K160TFBG484 および XC7K160TFBV484 デバイスの最大ライン レートが 10.3125 gbps に変更

* 機能改善: XC7K160TIFBG484 および XC7K160TIFBV484 デバイスの最大ライン レートが 10.3125 gbps に変更

* その他: GTZ ベース デザインのデバイスに Dont touch 属性を追加: AR67714

7 Series Integrated Block for PCI Express (3.3)

* バージョン 3.3 (Rev. 4)

* 問題修正: 不要なメッセージの表示を削除

* 問題修正: タイミングが満たされないため、デバイス xc7z015、xc7z15i および xc7z12s の 250 MHz の UserClk_freq (AXI インターフェイス周波数) を選択するオプションを削除

* 機能改善: LTSSM、リセット シーケンスおよび Rx 検出シーケンスをデバッグするため JTAG デバッガーのサポートを追加。 [Add.Debug Options] の GUI ページにユーザー オプションを追加

* 1 つまたは複数のサブコアでリビジョンを変更

AHB-Lite to AXI Bridge (3.0)

* バージョン 3.0 (Rev. 10)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

AXI 1G/2.5G Ethernet Subsystem (7.0)

* バージョン 7.0 (Rev. 8)

*一般: このコアのサブコアの変更に関しては、tri_mode_ethernet_mac v9.0 および gig_ethernet_pcs_pma v16_0 のコア変更ログを参照。

* 一般: 1000Base-X モードおよび 1588 なしの SGMII モードのUltraScale デバイスの 2.5G ライン レートの AXI バッファーのサポートを追加

* 一般: 複数の IP インスタンスをシームレスに接続するのをサポートするため、非同期 LVDS ソリューションの共有ロジックにポートを追加

* 一般: I/O ロジックなしで MII インターフェイスを生成するオプションを追加

* 1 つまたは複数のサブコアでリビジョンを変更

AXI AHBLite Bridge (3.0)

* バージョン 3.0 (Rev. 10)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

AXI AMM Bridge (1.0)

* バージョン 1.0 (Rev. 2)

* 一般: 無効アドレスの場合でも機能するようサンプル デザインをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI APB Bridge (3.0)

* バージョン 3.0 (Rev. 10)

* 一般: APB Ready 信号を間違って検出していた問題を修正

* 一般: サンプル デザインのサブコア バージョンをアップデート。

AXI BRAM Controller (4.0)

* バージョン 4.0 (Rev. 11)

* 一般: 内部デバイス ファミリを変更。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Bridge for PCI Express Gen3 Subsystem (3.0)

* バージョン 3.0(Rev. 2)

* 問題修正: ブロック デザイン (IPI) フローで ATS/PRI インターフェイスの定義をアップデート

* 問題修正: サンプル デザインのテストベンチでリンク コントロール レジスタ オフセットを修正

* 機能改善: JTAG および IBERT デバッガーのサポート。LTSSM をデバッグするためのデバッグ オプションの GUI ページ

* 機能改善: PM_L23_Entry を選択するためのオプションを追加

* 機能改善: スレーブ エラー反応を処理できない AXI マスターの存在しないデバイスがバスを使用していると、FFFF_FFFF に等しいデータで AXI OK 応答を返すため、no_slv_err パラメーターを追加。RP のみに適用。

* その他: サンプル デザインのテストベンチで RP ファンクション番号を 0 に変更

* 1 つまたは複数のサブコアでリビジョンを変更

AXI CAN (5.0)

* バージョン 5.0 (Rev. 15)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Central Direct Memory Access (4.1)

* バージョン 4.1 (Rev. 12)

* 機能改善: データ幅 128、256 および 512 で DRE 機能のサポート

* その他: サンプル デザインのサブコア バージョンをアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Chip2Chip Bridge (4.3)

* バージョン 4.3

* 問題修正: SelectIO モードでのタイミング改善のためリセット シーケンスをアップデート

* 問題修正: GUI の速度と反応を改善

* 機能改善: ID 幅を最大 24 までサポート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Clock Converter (2.1)

* バージョン 2.1 (Rev. 11)

* サブコア IP clk_wiz バージョンを 5.4 に変更

* シミュレーション中の X ハンドシェーク出力を避けるためレジスタの初期ステートを割り当て

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Crossbar (2.1)

* バージョン 2.1 (Rev. 13)

* サブコア IP clk_wiz バージョンを 5.4 に変更

* シミュレーション中の X ハンドシェーク出力を避けるためレジスタの初期ステートを割り当て。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Data FIFO (2.1)

* バージョン 2.1 (Rev. 11)

* サブコア IP clk_wiz バージョンを 5.4 に変更

* シミュレーション中の X ハンドシェーク出力を避けるためレジスタの初期ステートを割り当て。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Data Width Converter (2.1)

* バージョン 2.1 (Rev. 12)

* サブコア IP clk_wiz バージョンを 5.4 に変更

* シミュレーション中の X ハンドシェーク出力を避けるためレジスタの初期ステートを割り当て。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI DataMover (5.1)

* バージョン 5.1 (Rev. 14)

* 一般: IP インテグレーターの拡張サポート

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Direct Memory Access (7.1)

* バージョン 7.1 (Rev. 13)

* 機能改善: データ幅最大 512 で DRE 機能のサポート

* その他: IP インテグレーターの拡張サポート

* その他: サンプル デザインのサブコア バージョンをアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI EMC (3.0)

* バージョン 3.0 (Rev. 12)

* 一般: サンプル デザインのアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI EPC (2.0)

* バージョン 2.0 (Rev. 15)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Ethernet Buffer (2.0)

* バージョン 2.0 (Rev. 15)

* レジスタ PCS PMA TEMAC ステータス レジスタ (0x0000_0030) でビットが反転する問題を修正

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Ethernet Clocking (2.0)

* バージョン 2.0 (Rev. 2)

* 変更なし

AXI EthernetLite (3.0)

* バージョン 3.0 (Rev. 10)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI GPIO (2.0)

* バージョン 2.0 (Rev. 14)

* 機能改善: 出力データ レジスタにレジスタ読み出しオプションをイネーブル

* その他: GPIO 出力データ レジスタへソフトウェア アクセスを追加。

* その他: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI HWICAP (3.0)

* バージョン 3.0 (Rev. 16)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI IIC (2.0)

* バージョン 2.0 (Rev. 15)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Interconnect (2.1)

* バージョン 2.1 (Rev. 13)

* IP インテグレーターの接続オートメーションを改善するため、aclk ポートの IP インテグレーター メタデータをアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Interrupt Controller (4.1)

* バージョン 4.1 (Rev. 9)

* 変更なし

AXI Lite IPIF (3.0)

* バージョン 3.0 (Rev. 4)

* 変更なし

AXI MMU (2.1)

* バージョン 2.1 (Rev. 10)

* サブコア IP clk_wiz バージョンを 5.4 に変更

* シミュレーション中の X ハンドシェーク出力を避けるためレジスタの初期ステートを割り当て。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Master Burst (2.0)

* バージョン 2.0 (Rev. 7)

* 変更なし

AXI Memory Mapped To PCI Express (2.8)

* バージョン 2.8 (Rev. 4)

* 問題修正: 内部クロッキング オプション用に PIPE シミュレーションのサポートを追加

* 問題修正: GT の CLKRSVD ピンに create_generated_clock 制約を追加

* 機能改善: LTSSM、リセット シーケンスおよび RX シーケンスをデバッグするため、[Add. Debug Options] ページに JTAG デバッガーのサポートを追加。

* その他: サンプル デザインのテストベンチで RP ファンクション番号を 0 に変更

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Memory Mapped to Stream Mapper (1.1)

* バージョン 1.1 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Performance Monitor (5.0)

* バージョン 5.0 (Rev. 14)

* 一般: XDC アップデート

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Protocol Checker (1.1)

* バージョン 1.1 (Rev. 13)

* 問題修正: BVALID がアサートされるとすぐ BREADY を待たずに pc_status[32] AXI_ERRS_BRESP_AW がトリガーする

* 問題修正: RVALID がアサートされるとすぐ RREADYを待たずに pc_status[58] AXI_ERRS_RDATA_NUM がトリガーする。

* 新機能: 各 VALID ハンドシェーク出力の次の予期アサートに対しタイムアウトチェックを追加。

* 新機能: 合成使用率を低減するため LIGHT_WEIGHT モードを追加。

* 新機能: AXI4Lite ステータス インターフェイスを追加。

* 新機能: 値の大きな ID_WIDTH でロジック過多になるのを防ぐため、読み出しおよび書き込みトランザクションの CAM への ID 値を追加。

* その他: サブコア IP clk_wiz バージョンを 5.4 に変更

* その他: 現在のスペック バージョンに言及するアサート メッセージ文をアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Protocol Converter (2.1)

* バージョン 2.1 (Rev. 12)

* サブコア IP clk_wiz バージョンを 5.4 に変更

* シミュレーション中の X ハンドシェーク出力を避けるためレジスタの初期ステートを割り当て。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Quad SPI (3.2)

* バージョン 3.2 (Rev. 11)

* 一般: サンプル デザインのサブコア バージョンをアップデート。

* 一般: 自動モードに対しスレーブ選択の動作を修正。

* 一般: UltraScale STARTUPE3 制約は IP XDC の一部として追加

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Register Slice (2.1)

* バージョン 2.1 (Rev. 12)

* サブコア IP clk_wiz バージョンを 5.4 に変更

* シミュレーション中の X ハンドシェーク出力を避けるためレジスタの初期ステートを割り当て。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI SmartConnect (1.0)

* バージョン 1.0 (Rev. 4)

* バグを多数修正

* 1 つまたは複数のサブコアでリビジョンを変更

AXI TFT Controller (2.0)

* バージョン 2.0 (Rev. 16)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Timebase Watchdog Timer (3.0)

* バージョン 3.0 (Rev. 4)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Timer (2.0)

* バージョン 2.0 (Rev. 14)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Traffic Generator (2.0)

* バージョン 2.0 (Rev. 13)

* 機能改善: s_axi インターフェイスに 32 ビット ID のサポートを追加するよう IP をアップデート

* その他: s_axi インターフェイスに 32 ビット ID のサポートを追加するよう IP をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI UART16550 (2.0)

* バージョン 2.0 (Rev. 14)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI USB2 Device (5.0)

* バージョン 5.0 (Rev. 13)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Uartlite (2.0)

* バージョン 2.0 (Rev. 16)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Verification IP (1.0)

* バージョン 1.0 (Rev. 1)

* プロダクション リリース

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Video Direct Memory Access (6.3)

* Version 6.3

* 一般: IP インテグレーターの拡張サポート

* 一般: 非表示パラメーター名の一部をアップデート。名前にはもっと意味を持たせることができるようになりました。

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Virtual FIFO Controller (2.0)

* バージョン 2.0 (Rev. 14)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI-Stream FIFO (4.1)

* バージョン 4.1 (Rev. 9)

* 一般: 内部デバイス ファミリを変更。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Accelerator Adapter (2.1)

* バージョン 2.1 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Broadcaster (1.1)

* バージョン 1.1 (Rev. 12)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Clock Converter (1.1)

* バージョン 1.1 (Rev. 13)

* FIFO での変更に合わせて XDC をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Combiner (1.1)

* バージョン 1.1 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Data FIFO (1.1)

* バージョン 1.1 (Rev. 13)

* FIFO での変更に合わせて XDC ttcl をアップデート

* 組み合わせパスを削除するため CDC ロジックをアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Data Width Converter (1.1)

* バージョン 1.1 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Interconnect (2.1)

* バージョン 2.1 (Rev. 13)

* make_bd_external オートメーションを改善するため、制御レジスタ インターフェイスのクロック ポートの IP インテグレーター メタデータをアップデート。

* IP インテグレーターの接続オートメーションを改善するため、aclk ポートの IP インテグレーター メタデータをアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Protocol Checker (1.1)

* バージョン 1.1 (Rev. 12)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Register Slice (1.1)

* バージョン 1.1 (Rev. 12)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Subset Converter (1.1)

* バージョン 1.1 (Rev. 12)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Switch (1.1)

* バージョン 1.1 (Rev. 12)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream to Video Out (4.0)

* バージョン 4.0 (Rev. 6)

* 新機能: ピクセル繰り返しサポートを追加

* 新機能: YUV420 サポートのためピクセル リマッピングを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Accumulator (12.0)

* バージョン 12.0 (Rev. 10)

* 変更なし

Adder/Subtracter (加算/減算器) (12.0)

* バージョン 12.0 (Rev. 10)

* 変更なし

Aurora 64B66B (11.2)

* Version 11.2

* 新機能: UltraScale デバイスで Aurora IP から UltraScale GT Wizard インスタンスが使用可能

* その他: GT が Aurora IP 内にある場合、UltraScale GT Wizard is からの gt_powergood は Aurora IP の出力ポート

* その他: GT がサンプル デザインにあって、Aurora IP の外にある場合、UltraScale GT Wizard からの gt_powergood は GT ラッパーで使用可能

* 1 つまたは複数のサブコアでリビジョンを変更

Aurora 8B10B (11.1)

* バージョン 11.1

* 新機能: UltraScale デバイスで Aurora IP から UltraScale GT Wizard インスタンスが使用可能

* その他: GT が Aurora IP 内にある場合、UltraScale GT Wizard is からの gt_powergood は Aurora IP の出力ポート

* その他: GT がサンプル デザインにあって、Aurora IP の外にある場合、UltraScale GT Wizard からの gt_powergood は GT ラッパーで使用可能

* 1 つまたは複数のサブコアでリビジョンを変更

Binary Counter (12.0)

* バージョン 12.0 (Rev. 10)

* 変更なし

Block Memory Generator (8.3)

* バージョン 8.3 (Rev. 6)

* 一般: 内部デバイス ファミリを変更。機能上の変更はなし

* 一般: common_clock が選択されている場合、clkb は clka に内部接続されますが、インターフェイスは下方互換性をサポートするため同じままになります。common_clock モードの場合は、両方のクロックが同じクロック ソースに接続されていることを確認してください。

CANFD (1.0)

* バージョン 1.0 (Rev. 5)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

CIC Compiler (4.0)

* バージョン 4.0 (Rev. 11)

* 変更なし

CORDIC (6.0)

* バージョン 6.0 (Rev. 11)

* 変更なし

CPRI (8.7)

* バージョン 8.7 (Rev. 2)

* ポート変更: FEC を介したレイテンシをより正確に配線するため、FEC からコア出力へ stat_rx_delay_value を再配線。

* 問題修正: 受信イーサネット プリアンブルが破損していた 64 ビット コアでの問題を修正。

* 問題修正: TX の開始と終了コードを TX ヘッダーに同期化。

* 問題修正: CPLL を 9.8 Gbps で使用する UltraScale 9.8 Gbps 対応のコアのトランシーバー タイミング制約を修正。

* 問題修正: 24.33024 Gbps 対応のコアの 8b10b デスクランブラーを修正。

* 問題修正: 完全なリセット シーケンスの後に PLL ロックが失われると、GT リセット ブロックが停止状態になってしまう問題を修正。

* 問題修正: ファントム FEC ライセンスのクリティカル警告を修正するため、FEC をダイナミック階層のサブコアとしてインスタンシエート。

* その他: Zynq UltraScale+ RFSoC デバイスのサポートを追加。

* その他: UltraScale および UltraScale+のスピード グレード -2LV のパーツのトランシーバーを 9.8304 Gbps で QPLLを使用するよう変更。

* その他: UltraScale+ (GTYE4) スピード グレード -1 のパーツの 24.33024 Gbps ライン レートのサポートを追加。

* その他: UltraScale+ (GTHE4 & GTYE4) パーツお CPLL キャリブレーション ブロックのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Chroma Resampler (4.0)

* バージョン 4.0 (Rev. 11)

* 変更なし

Clocking Wizard (5.4)

* Version 5.4

* ポート変更: マイナー バージョン アップグレード。選択されてたバッファーが UltraScale および UltraScale plus デバイスの BUFGCEDIV のとき、CLR ピンがピン リストに追加される。

* その他: 新しい Zynq UltraScale+ デバイスのサポートを追加。

Color Correction Matrix (6.0)

* バージョン 6.0 (Rev. 12)

* 変更なし

Color Filter Array Interpolation (7.0)

* バージョン 7.0 (Rev. 11)

* 変更なし

Complex Multiplier (6.0)

* バージョン 6.0 (Rev. 12)

* 変更なし

Concat (2.1)

* バージョン 2.1 (Rev. 1)

* IP インテグレーターのリポジトリから一般の Vivado IP リポジトリへ IP を移行

Constant (1.1)

* バージョン 1.1 (Rev. 3)

* IP インテグレーターのリポジトリから一般の Vivado IP リポジトリへ IP を移行

Convolution Encoder (9.0)

* バージョン 9.0 (Rev. 11)

* 変更なし

DDR3 SDRAM (MIG) (1.4)

* Version 1.4

* 問題修正: (Xilinx Answer 67392) UltraScale および UltraScale+ Memory IP - パルス幅違反が発生する可能性

* 機能改善: パーシャル リコンフィギュレーションのサポート

* 機能改善: MicroBlaze MCS に ECC サポートをイネーブル

* 機能改善: RDIMM にセルフリフレッシュおよび保存復元のサポート

* 1 つまたは複数のサブコアでリビジョンを変更

DDR4 SDRAM (MIG) (2.2)

* バージョン 2.2

* 問題修正: (Xilinx Answer 67392) UltraScale および UltraScale+ Memory IP - パルス幅違反が発生する可能性

* 問題修正: (Xilinx Answer 68236) 選択した RDIMM に対しロックされた IP がアップグレードできない可能性がある

* 機能改善: 3DS コンポーネントのサポート

* 機能改善: パーシャル リコンフィギュレーションのサポート

* 機能改善: MicroBlaze MCS に ECC サポートをイネーブル

* 機能改善: LRDIMM にセルフリフレッシュおよび保存復元のサポート

* 機能改善: DDP ワイド コンポーネントのサポート

* 機能改善: CS イネーブル/ディスエーブルの選択を GUI から削除

* 1 つまたは複数のサブコアでリビジョンを変更

DDS Compiler (6.0)

* バージョン 6.0 (Rev. 13)

* 変更なし

DMA/Bridge Subsystem for PCI Express (PCIe) (3.1)

* バージョン 3.1

* 問題修正: user_reset をベースに駆動する axi_aresetn 出力信号を修正

* 問題修正: 128 バイトの DMA のシミュレーション サポートを追加

* 問題修正: UltraScale Plus デバイス ファミリのスピード グレード -1L、-1LV および -2LV に対し、g1x16、g2x16 コンフィギュレーションのサポートをイネーブル

* 問題修正: タイミングが満たされないため、デバイス xc7z015、xc7z15i および xc7z12s の 250 MHz の UserClk_freq (AXI インターフェイス周波数) を選択するオプションを削除

* 問題修正: AXI Bridge モードが選択されている場合、M_AXI_B インターフェイスからの m_axib_ruser および m_axib_wuser を削除。このモードではこれらの信号は使用されないため。DMA モードが選択されている場合は、M_AXI_BYPASS インターフェイスには変更なし。

* 機能改善: xczu7ev デバイスのサポートを追加

* 機能改善: xczu21dr、xczu25dr、xczu28dr および xczu29dr デバイスのサポートを追加

* 機能改善: LTSSM、リセット シーケンスおよび RX シーケンスをデバッグするため、[Add. Debug Options] ページに JTAG デバッガーのサポートを追加。

* 機能改善: シリアル レーンの図をスキャンするため、[Add. Debug Options] ページに In-System IBERT のサポートを追加。

* 機能改善: xczu4cg、xczu4eg、xczu5cg、xczu5eg、xczu7cg および xczu7eg のサポートを追加

* 機能改善: スピード グレード -2L の UltraScale Plus デバイスおよびパッケージすべてに対し、g3x16 サポートをイネーブル

* 機能改善: スピード グレード -1 の UltraScale Plus デバイスおよびパッケージすべてに対し、g3x16 および g3x8 のオプションを削除

* 機能改善: UltraScale Plus デバイスおよびパッケージのすべてに対し、コア クロック周波数を選択するオプションを削除。周波数は常に 500 MHz に設定。

* 機能改善: 外部 GT DRP インターフェイスのサポートを追加

* 機能改善: PM_L23_Entry を選択するためのオプションを追加

* 機能改善: 共有ロジック ページのザイリンクス サンプル デザインの GT ウィザードのサポートを追加。

* 機能改善: vu3p、vu9p、および vu13p の Tandem サポートを追加。

* 機能改善: ブリッジ機能モードが選択されているとき、リセットの後に割り込みを常に許可するため、IRQ ブロックのユーザー割り込みイネーブル マスクのデフォルト値を変更。

* 1 つまたは複数のサブコアでリビジョンを変更

DSP48 Macro (3.0)

* バージョン 3.0 (Rev. 14)

* 一般: GUI メモリ使用量を改善

DUC/DDC Compiler (3.0)

* バージョン 3.0 (Rev. 11)

* 変更なし

Debug Bridge (2.0)

* バージョン 2.0

* PCIE ベースの XVC ソリューションをサポートするため Debug Bridge IP 改善、PR 境界をまたぐピンの数を減らすため、BSCANID ベクターをシングル イネーブル ピンに変更。

* Debug Bridge IP 用に BSCAN インターフェイス定義を追加

* 1 つまたは複数のサブコアでリビジョンを変更

Decapsulator (1.0)

* バージョン 1.0 (Rev. 4)

* 問題修正: 前のレジスタ読み出し値を得るため 0xD0 のユーザー ロジック連続読み出しを削除。

* 問題修正: 予約ビット X を 0 に変更する media_header レジスタを削除。

* 問題修正: サポート ファミリをサポート中止に変更。この IP は 2017.2 からは使用できません。

* 1 つまたは複数のサブコアでリビジョンを変更

Discrete Fourier Transform (4.0)

* バージョン 4.0 (Rev. 13)

* Vivado シミュレータまたは Cadence IES でシミュレートしているとき、C モデルと IP 間のポイント サイズが 768 と 1080 と LSB が一致していなかった問題を回避

* 1536 ポイントの DFT のシミュレーションを不可能にしていた MATLAB MEX ラッパーの問題を修正

DisplayPort (7.0)

* バージョン 7.0 (Rev. 4)

* 問題修正: FIFO Generator ごとの Tx RB リセット要件

* 問題修正: HDCP リセット制御

* 機能改善: トレーニング タイムアウト上書きを追加

* 機能改善: 複数のブロック EDID (>256 バイト) をサポート

* 1 つまたは複数のサブコアでリビジョンを変更

DisplayPort RX Subsystem (2.0)

* バージョン 2.0 (Rev. 4)

* 問題修正: ネイティブ モードではレーン数を超えるピクセル モードは GUI で使用できない

* 問題修正: サブシステム生成での情報メッセージをクリーンアップ

* 機能改善: HDCP ライセンスが検出されない場合は HDCP オプションを淡色表示

* 1 つまたは複数のサブコアでリビジョンを変更

DisplayPort TX Subsystem (2.0)

* バージョン 2.0 (Rev. 4)

* 問題修正: ネイティブ モードではレーン数を超えるピクセル モードは GUI で使用できない

* 問題修正: サブシステム生成での情報メッセージをクリーンアップ

* 機能改善: HDCP ライセンスが検出されない場合は HDCP オプションを淡色表示

* 1 つまたは複数のサブコアでリビジョンを変更

Distributed Memory Generator (8.0)

* バージョン 8.0 (Rev. 11)

* 変更なし

Divider Generator (5.1)

* バージョン 5.1 (Rev. 11)

* 変更なし

Double Data Rate Sampling (1.0)

* バージョン 1.0

* 変更なし

ECC (2.0)

* バージョン 2.0 (Rev. 12)

* 変更なし

Ethernet PHY MII to Reduced MII (2.0)

* バージョン 2.0 (Rev. 14)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

FIFO Generator (13.1)

* バージョン 13.1 (Rev. 4)

* 問題修正: 深さ 2K、幅 36 ビットのコンフィギュレーションで FIFO Generator コアが最適ではないビルトイン FIFO を構築していた問題を修正。最適な FIFO 構造を使用するように修正。

* 問題修正: リセットでリカバリ チェックをツールが実行するようにするため、リセットの set_false_path を入力ポートからそれが最初に接続されるフリップフロップにまで保持

* 機能改善: XDC を処理するツールのパフォーマンスを改善するため、FIFO Generator の制約をアップデート

* その他: 内部デバイス ファミリを変更。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

FIR Compiler (7.2)

* バージョン 7.2 (Rev. 8)

* 問題修正: 有効な値に勝手にアップデートするのではなく、デザイン検証中にエラーを出力するよう、出力丸めモードのパラメーター検証を修正 (IP インテグレーター/System Generator)。

* 問題修正: フィルター乗算をインプリメントするのに複数の DSP スライスが必要なときの偶数丸めを修正。

Fast Fourier Transform (9.0)

* バージョン 9.0 (Rev. 12)

* 一般: パイプライン化された、ストリーミング I/O アーキテクチャのオーバーフロー出力が間違っていたのを修正。ストリーミング データフローの性質上、オーバーフローの最終値はデータ出力の最終サイクルでのみ確約される。

* 一般: C モデルおよび MEX コンパイルの警告メッセージをクリーンアップし、読み出し専用入力データに関する警告メッセージが表示されないようにするため、-DNO_WARNINGS を使用するオプションを追加。

* 一般: 書き込みを最初に行う BRAM モードを使用することで、固定小数点のパイプライン化された、ストリーミング I/O アーキテクチャのクロック周波数を改善。 機能上の変更はなし。

* 一般: 生成前に GUI でポイント サイズのみが変更された場合に間違って自動的にアーキテクチャが選択された問題を修正。

* General: Bugfix in C model to resolve incorrect output from Windows model when using large input or phase factor widths.

Fiber Channel 32GFC RS-FEC (1.0)

* バージョン 1.0 (Rev. 2)

* 一般: トランスコーダーにすべての既知の制御ブロック タイプ フィールドのサポートを追加。

* 一般: Zynq UltraScale+ RFSoC デバイスのサポートを追加。

* 一般: スピード グレード -1 および -1L のUltraScale+ デバイスのサポートを追加。

* 一般: サンプル デザインの FIFO を XPM へ移行。

* 一般: 内部 TX レジスタの明示的な初期化を追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Fixed Interval Timer (2.0)

* バージョン 2.0 (Rev. 8)

* 変更なし

FlexO 100G RS-FEC (1.0)

* バージョン 1.0 (Rev. 2)

* 一般: Zynq UltraScale+ RFSoC デバイスのサポートを追加。

* 一般: データ入力および出力ポートのバス定義を追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Floating-point (7.1)

* バージョン 7.1 (Rev. 4)

* 一般: すべての値を半精度の指数で表現するには固定小数点の範囲が広すぎるという無効なコンフィギュレーションを避けるため、固定小数点から浮動小数点への変換オプションを修正。

Framer (1.0)

* バージョン 1.0 (Rev. 4)

* 問題修正: 前のレジスタ読み出し値を得るためチャネル空間レジスタのフレーマーユーザー ロジック連続読み出しを削除。

* 問題修正: サポート ファミリをサポート中止に変更。この IP は 2017.2 からは使用できません。

G.709 FEC Encoder/Decoder (2.3)

* バージョン 2.3

* その他: Zynq UltraScale Plus のスピードグレード -1 のスピード ファイルのサポートを削除。

* カテゴリ分けできない問題修正: AXI Lite インターフェイスのハンドシェーク信号へリセットを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

G.975.1 EFEC I.4 Encoder/Decoder (1.0)

* バージョン 1.0 (Rev. 13)

* 変更なし

G.975.1 EFEC I.7 Encoder/Decoder (2.0)

* バージョン 2.0 (Rev. 14)

* 一般: VHDL-2008 をサポートするため boolean_vector 型定義の名前変更

Gamma Correction (7.0)

* バージョン 7.0 (Rev. 12)

* 変更なし

GMII to RGMII (4.0)

* バージョン 4.0 (Rev. 4)

* 問題修正: RX_CLK パスで使用されている BUFG 組み合わせとともに BUFR の修正

* 問題を修正: コンポーネント名を制約名に追加

* 問題修正: gmii_tx_clk が一部のデザインで検出されないため、マスター クロックの制約変更

HDCP (1.0)

* バージョン 1.0 (Rev. 2)

* CR 956898 を修正 - XDC の問題

HDCP 2.2 Cipher (1.0)

* バージョン 1.0 (Rev. 1)

* 問題修正: クロック イネーブルによって引き起こされる解像度の低いビデオの暗号同期化問題を修正。

HDCP 2.2 Montgomery Modular Multiplier (1.0)

* バージョン 1.0 (Rev. 1)

* 一般: クリティカル パスを改善するため追加パイプラインを追加

HDCP 2.2 Random Number Generator (1.0)

* バージョン 1.0 (Rev. 1)

* 変更なし

HDCP 2.2 Receiver (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

HDCP 2.2 Transmitter (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

HDMI 1.4/2.0 Receiver (2.0)

* バージョン 1.1

* 変更なし

HDMI 1.4/2.0 Receiver Subsystem (2.0)

* バージョン 2.0 (Rev. 4)

* 問題修正: HDMI RX コアでの DDC セグメント ポインター リセット問題を修正

* Bug Fix: GUI から HDMI RX コアへの C_DDC_EDID_SIZE 伝搬を修正

* 問題修正: 2017.1 の HDCP RX Compliance Fixes for (HDMI モード検出、同期化ロス検出、OESS 信号サポート)

* 問題修正: CDC の問題を修正

* 問題修正: HDCP ありで 512K、HDCP なしで 256K にサンプル デザインの BRAM 使用量を低減

* 問題修正: vid_phy_controller 入力ピン、vid_phy_tx_axi4s_aresetn および vid_phy_tx_axi4s_aresetn を HIGH に接続

* 問題修正: connect_bd_net -quiet を使用することで、BD 警告メッセージを非表示

* 問題修正: サンプル デザインから MicroBlaze キャッシュ設定を削除。これらはディスエーブルになったパラメーターであるため。

* 問題修正: CPU SS リセット メカニズムを改善

* 機能改善: コア アップバージョンをサポートするサンプル デザイン (clk_wiz を 5.3 から 5.4 へ、MicroBlaze を 9.6 から 10.0)

* 機能改善: HLS ベース リマッパー機能をビデオ ブリッジ サブコアへ統合

HDMI 1.4/2.0 Transmitter (2.0)

* バージョン 1.1

* 変更なし

HDMI 1.4/2.0 Transmitter Subsystem (2.0)

* バージョン 2.0 (Rev. 4)

* 問題修正: 7-16、7-17、HF1-12 準拠テストをパスするため、HDMI TX TMDS エンコーダー モジュールのランニング ディスパリティの問題を修正

* 問題修正: スクランブラー同期化問題を修正

* 問題修正: 解像度の低いビデオ送信中の音声の不安定さに関する問題を修正

* 問題修正: CDC の問題を修正

* 問題修正: HDCP ありで 512K、HDCP なしで 256K にサンプル デザインの BRAM 使用量を低減

* 問題修正: vid_phy_controller 入力ピン、vid_phy_tx_axi4s_aresetn および vid_phy_tx_axi4s_aresetn を HIGH に接続

* 問題修正: connect_bd_net -quiet を使用することで、BD 警告メッセージを非表示

* 問題修正: サンプル デザインから MicroBlaze キャッシュ設定を削除。これらはディスエーブルになったパラメーターであるため。

* 問題修正: CPU SS リセット メカニズムを改善

* 機能改善: コア アップバージョンをサポートするサンプル デザイン (clk_wiz を 5.3 から 5.4 へ、MicroBlaze を 9.6 から 10.0)

* 機能改善: HLS ベース リマッパー機能をビデオ ブリッジ サブコアへ統合

High Speed SelectIO Wizard (3.2)

* バージョン 3.2

* ポート変更: マルチ インターフェイス接続をサポートおよびイネーブルにするため非同期モードに新しいポート

* 問題修正: アドバンス ストローブ オプションがイネーブルになっているときのサンプル デザイン シミュレーションの問題を修正

* 新機能: Tx ピンのトライステート オプションを追加

* 新機能: 複数のインターフェイスを接続するために必要なポートを生成するオプションを追加

* 新機能: HASH(0x1dda960)

* 機能改善: 非同期モードのサポートをアップデート (ベータ)

* その他: スピード グレード -2LV の UltraScale Plus デバイスに対し、シリアライズ係数が 4 の場合、サポート データ速度は 1400 Mbps に限定

* その他: UltraScale Plus デバイスの最大 DELAY VALUE を 1100 ps に変更

* その他: 入力をリセットするための追加同期レジスタを追加

* その他: OUTPUT_PHASE_90 属性が True に設定されている場合、DELAY VALUE 属性を 0 ps に変更

* その他: TX BITSLICE DELAY VALUE の GUI のデフォルト値を 0 ps に設定

IBERT 7 Series GTH (3.0)

* バージョン 3.0 (Rev. 16)

* 1 つまたは複数のサブコアでリビジョンを変更

IBERT 7 Series GTP (3.0)

* バージョン 3.0 (Rev. 15)

* 1 つまたは複数のサブコアでリビジョンを変更

IBERT 7 Series GTX (3.0)

* バージョン 3.0 (Rev. 16)

* RXDFEXYDEN のデフォルト値を 1 に変更。

* 1 つまたは複数のサブコアでリビジョンを変更

IBERT 7 Series GTZ (3.1)

* バージョン 3.1 (Rev. 12)

* 変更なし

IBERT UltraScale GTH (1.3)

* バージョン 1.3 (Rev. 6)

* サポート デバイス リストをアップデート。

* アドバンス設定機能を追加。

* 1 つまたは複数のサブコアでリビジョンを変更

IBERT UltraScale GTY (1.2)

* バージョン 1.2 (Rev. 6)

* アドバンス設定機能を追加。

* 1 つまたは複数のサブコアでリビジョンを変更

IEEE 802.3 25G RS-FEC (1.0)

* バージョン 1.0 (Rev. 4)

* 一般: Zynq UltraScale+ RFSoC デバイスのサポートを追加。

* 一般: スピード グレード -1 および -1L のUltraScale+ デバイスのサポートを追加。

* 一般: リセットか開放されるときの制御信号のサンプリングのコーナー ケースを修正。

* 1 つまたは複数のサブコアでリビジョンを変更

IEEE 802.3 50G RS-FEC (1.0)

* バージョン 1.0 (Rev. 4)

* 一般: Zynq UltraScale+ RFSoC デバイスのサポートを追加。

* 一般: スピード グレード -1 および -1L のUltraScale+ デバイスのサポートを追加。

* 一般: タイミングを向上させるための内部の改善。

* 一般: リセットか開放されるときの制御信号のサンプリングのコーナー ケースを修正。

* 1 つまたは複数のサブコアでリビジョンを変更

IEEE 802.3bj 100G RS-FEC (1.0)

* バージョン 1.0 (Rev. 8)

* 一般: Zynq UltraScale+ RFSoC デバイスのサポートを追加。

* 一般: スピード グレード -1 および -1L のUltraScale+ デバイスのサポートを追加。

* 一般: リセットか開放されるときの制御信号のサンプリングのコーナー ケースを修正。

* 1 つまたは複数のサブコアでリビジョンを変更

ILA (Integrated Logic Analyzer) (6.2)

* バージョン 6.2(Rev. 2)

* CDC 警告を処理するように ILA およびデバッグ ハブ IP をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

IOModule (3.1)

* バージョン 3.1

* ポート変更: TMR 選択信号を追加

* 機能改善: TMR サブシステムでの使用をサポート

Image Enhancement (8.0)

* バージョン 8.0 (Rev. 12)

* 変更なし

In System IBERT (1.0)

* バージョン 1.0 (Rev. 2)

* 1 つまたは複数のサブコアでリビジョンを変更

Interlaken 150G (2.1)

* バージョン 2.1

* ポート変更: 共有ロジックがコア コンフィギュレーション内にある場合は gt_refclk_out ポートを追加

* 機能改善: CR を修正

* 機能改善: Zynq UltraScale plus RFSoC サポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Interleaver/De-interleaver (8.0)

* バージョン 8.0 (Rev. 10)

* 変更なし

JESD204 (7.1)

* バージョン 7.1 (Rev. 2)

* 一般: UltraScale RF SoC のサポートを追加

* 一般: コア メタデータの重複バス インターフェイスを削除

* 1 つまたは複数のサブコアでリビジョンを変更

JESD204 PHY (3.3)

* バージョン 3.3

* 機能改善: UltraScale RFSoC のサポートを追加

* 機能改善: 64 ビット インターフェイスのみ。コアのクロック I/O が変更。

* 機能改善: 64 ビット インターフェイスのみ。ポート gt_prbssel が削除。

* 機能改善: 64 ビット インターフェイスのみ。サポートされるトランシーバー タイプは GTYE3 および GTYE4 のみ。

* 1 つまたは複数のサブコアでリビジョンを変更

JESD204C (1.0)

* バージョン 1.0

* 初期リリース

JTAG to AXI Master (1.2)

* バージョン 1.2 (Rev. 2)

* 2 回目に hw_target を開くと読み出し txn データが破損している xsdb リセットに関連した問題を修正するためロジックをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

LPDDR3 SDRAM (MIG) (1.0)

* バージョン 1.0

* 機能改善: 新しい IP

LTE DL Channel Encoder (3.0)

* バージョン 3.0 (Rev. 12)

* 一般: VHDL-2008 をサポートするため boolean_vector 型定義の名前変更

* 1 つまたは複数のサブコアでリビジョンを変更

LTE Fast Fourier Transform (2.0)

* バージョン 2.0 (Rev. 13)

* 一般: 幅広いデータパスでクロック周波数パフォーマンスが高まるためバタフライ用に DSP48 を使用するオプションを追加。デフォルト オプションは引き続き LUT の使用。

* 一般: 書き込みを最初に行う BRAM モードを使用することで、パイプライン化された、ストリーミング I/O アーキテクチャを使用している場合に達成可能なクロック周波数を改善。機能上の変更はありません。

* 1 つまたは複数のサブコアでリビジョンを変更

LTE PUCCH Receiver (2.0)

* バージョン 2.0 (Rev. 11)

* 変更なし

LTE RACH Detector (3.0)

* バージョン 3.0

* 一般: 1536 ポイント出力のサポートを追加

* 一般: 15、3 および 1.4 MHz 周波数のサポートを追加

* 一般: アンテナごとの相関出力ポートを追加

* 一般: AXI-S に準拠するよう変換されたインターフェイス。

* 一般: C モデルがコアに対しビット精度

* 1 つまたは複数のサブコアでリビジョンを変更

LTE UL Channel Decoder (4.0)

* バージョン 4.0 (Rev. 12)

* 問題修正: m_axi_wready が発生するまで m_axi_wvalid がアサートしない問題を修正。AR68518

* 問題修正: VHDL-2008 をサポートするため boolean_vector 型定義の名前変更

* 1 つまたは複数のサブコアでリビジョンを変更

Local Memory Bus (LMB) 1.0 (3.0)

* バージョン 3.0 (Rev. 9)

* 変更なし

MIPI CSI-2 Rx Controller (1.0)

* バージョン 1.0 (Rev. 6)

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI CSI-2 Rx Subsystem (2.2)

* バージョン 2.2

* ポート変更: MIPI D-PHY から system_rst_in が削除されたため、system_rst_in ポートを削除

* 新機能: エンベデッドされた非イメージ インターフェイスでの Fsync(TUSER[0]) 生成を追加

* 新機能: イメージ インターフェイスでユーザー定義のデータ タイプ パケットをフィルターする GUI オプション

* その他: High-Speed SelectIO v3.2 IP の統合。

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI DSI Tx Controller (1.0)

* バージョン 1.0 (Rev. 2)

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI CSI-2 Tx Subsystem (1.0)

* バージョン 1.0 (Rev. 2)

* 問題修正: パケットを安全に処理するため、ワード カウント > 受信されたペイロードの場合のシナリオを修正

* 問題修正: コントローラー リセットに関し、クロック レーン イネーブルおよびリクエストリセットを修正

* 機能改善: 7 シリーズのライン レートをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI D-PHY (3.1)

* バージョン 3.1

* ポート変更: D-PHY RX IP コンフィギュレーションから system_rst_in ポートを削除 (ポートのリストには PG202 の「Port Descriptions」を参照)。

* 問題修正: D-PHY RX IP コンフィギュレーションから system_rst_in ポートを削除

* 問題修正: UltraScale+ D-PHY RX IP コンフィギュレーションに HSSIO IP サブコアの FIFO_RD_EN_CONTROL パラメーターを追加

* 問題修正: D-PHY RX IP インプリメンテーションのため T_WAKEUP タイミング パラメーターをインプリメント

* 問題修正: D-PHY RX IP コンフィギュレーションの HS_SETTLE タイミング パラメーターを制御するためのパラメーターを追加

* 問題修正: 7 シリーズのライン レートをアップデート

* 問題修正: 7 シリーズ D-PHY TX IP の OBUFTDS インスタンシエーションを制御するための C_EN_HS_OBUFTDS パラメーターを追加

* 問題修正: T_INIT タイミング パラメーターを制御するための C_INIT パラメーターを追加

* 問題修正: D-PHY RX (スレーブ) IP コンフィギュレーションの T_INIT のデフォルト値を 500000 ns から 100000 ns へアップデート

* 問題修正: マルチレーンの 7 シリーズ D-PHY RX (スレーブ) IP コンフィギュレーションの自動キャリブレーション モード データ順序を修正

* その他: High-Speed SelectIO v3.2 IP の統合。

* その他: Clocking Wizard v5.4 IP 統合

MIPI DSI Tx Controller (1.0)

* バージョン 1.0 (Rev. 4)

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI DSI Tx Subsystem (1.1)

* バージョン 1.1(Rev. 2)

* 機能改善: 7 シリーズのライン レートをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Mailbox (2.1)

* バージョン 2.1 (Rev. 7)

* 変更なし

Memory Helper Core (1.4)

* Version 1.4

* Vivado 2017.1 をサポート

Memory Interface Generator (MIG 7 Series) (4.0)

* バージョン 4.0 (Rev. 3)

*一般: Vivado 2017.1 ソフトウェアをサポート。

MicroBlaze (10.0)

* バージョン 10.0 (Rev. 2)

* 問題修正: ソフトウェア ブレークポイントが発生したときに MSR Break In Progress (BIP) フラグが間違って設定されるのを防ぐように修正。この問題が発生するバージョン: 10.0。デバッガーでソフトウェア ブレークポイントを使用するときに周波数が 8 段パイプラインに最適化されている場合にのみ発生する可能性がある。

* 機能改善: MMU 物理的アドレス拡張 (PAE) を使用した拡張アドレスをサポート

* 機能改善: 外部プログラム トレース バッファー サイズの設定が可能

* その他: Zynq UltraScale+ RFSOC および Virtex UltraScale+ HBM デバイスのサポートを追加

* その他: logotype のアップデート

* その他: 拡張デバッグ プログラム トレースのデコードを簡易化

MicroBlaze Debug Module (MDM) (3.2)

* バージョン 3.2 (Rev. 9)

* 問題修正: UltraScale+ のステップ動作を修正

* 問題修正: MicroBlaze が UltraScale+ で検出されるように BSCAN タイミング制約を追加

* 機能改善: AXI-Stream 外部トレースのデータ幅設定が可能

* 機能改善: プリミティブのインスタンシエーションを制御するためのパラメーターを提供

* 機能改善: AXI からのデバッグ レジスタ アクセスがイネーブルでない場合の BSCAN を介したパラレル デバッグ インターフェイスをサポート

MicroBlaze MCS (3.0)

* バージョン 3.0 (Rev. 4)

* 一般: 最新のサブコア バージョンでアップデート

* 一般: logotype を追加

* 1 つまたは複数のサブコアでリビジョンを変更

Multiplier (12.0)

* バージョン 12.0 (Rev. 12)

* 変更なし

Multiply Adder (3.0)

* バージョン 3.0 (Rev. 10)

* 変更なし

Mutex (2.1)

* バージョン 2.1 (Rev. 8)

* 変更なし

PCIe PHY IP (1.0)

* バージョン 1.0 (Rev. 4)

* 問題修正: 選択した基準クロックの周波数により cpll cal カウンターを更新

* 1 つまたは複数のサブコアでリビジョンを変更

Partial Reconfiguration Controller (1.1)

* バージョン 1.1(Rev. 2)

* 1 つまたは複数のサブコアでリビジョンを変更

Partial Reconfiguration Decoupler (1.0)

* バージョン 1.0 (Rev. 4)

* 一般: 内部メタデータ変更。

Peak Cancellation Crest Factor Reduction (6.1)

* バージョン 6.1 (Rev. 1)

* 問題修正: 未使用のフリップフロップを削除するためのジェネリックを追加

* 問題修正: スマート ピーク処理がディスエーブルのとき WCFR での DSP48 の使用を最適化

Processor System Reset (5.0)

* バージョン 5.0 (Rev. 11)

 * 一般: ボード フロー関連のアップデート、機能上の変更はなし

QDRII+ SRAM (MIG) (1.4)

* Version 1.4

* 1 つまたは複数のサブコアでリビジョンを変更

QDRIV SRAM (MIG) (2.0)

* バージョン 2.0

* 1 つまたは複数のサブコアでリビジョンを変更

QDRIV SRAM PHY IP (2.0)

* バージョン 1.2

* 変更なし

QSGMII (3.3)

* バージョン 3.3 (Rev. 8)

* 一般: Zynq UltraScale+ DR デバイスのサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

RAM-based Shift Register (12.0)

* バージョン 12.0 (Rev. 10)

* 変更なし

RFC3190 De-Packetizer (1.0)

* バージョン 1.0 (Rev. 1)

* 一般: すべてのサポート デバイス ファミリを非継続し、この IP は 2017.2 リリースより利用不可

RFC3190 Packetizer (1.0)

* バージョン 1.0 (Rev. 1)

* 一般: すべてのサポート デバイス ファミリを非継続し、この IP は 2017.2 リリースより利用不可

RFC4175 De-packetizer (1.0)

* バージョン 1.0 (Rev. 1)

* 一般: サポート デバイス ファミリを非継続。この IP は 2017.2 リリースより利用不可

RFC4175 Packetizer (1.0)

* バージョン 1.0 (Rev. 1)

* 一般: サポート デバイス ファミリを非継続。この IP は 2017.2 リリースより利用不可

RGB to YCrCb Color-Space Converter (7.1)

* バージョン 7.1 (Rev. 10)

* 変更なし

RLDRAM3 (MIG) (1.4)

* Version 1.4

* 問題修正: 2017.1 CR 用にアップデート。

* 機能改善: MicroBlaze MCS ECC を追加。

* 1 つまたは複数のサブコアでリビジョンを変更

RXAUI (4.3)

* バージョン 4.3 (Rev. 8)

* 一般: Zynq UltraScale+ DR デバイスのサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Reed-Solomon Decoder (9.0)

* バージョン 9.0 (Rev. 12)

* 変更なし

Reed-Solomon Encoder (9.0)

* バージョン 9.0 (Rev. 11)

* 変更なし

S/PDIF (2.0)

* バージョン 2.0 (Rev. 15)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

SC EXIT (1.0)

* バージョン 1.0 (Rev. 4)

* 自動ファミリ サポート レベルを変更

SC MMU (1.0)

* バージョン 1.0 (Rev. 4)

* 自動ファミリ サポート レベルを変更

SC SI_CONVERTER (1.0)

* バージョン 1.0 (Rev. 4)

* 自動ファミリ サポート レベルを変更

SC SPLITTER (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

SC TRANSACTION_REGULATOR (1.0)

* バージョン 1.0 (Rev. 4)

* 自動ファミリ サポート レベルを変更

SMPTE2022-1/2 Video over IP Receiver (2.0)

* バージョン 2.0 (Rev. 9)

* 問題修正: レベル A からレベル B に切り替わったときに prot_lvl レジスタ ビットがアップデートされなかった問題を修正。このバグはレジスタ値のアップデートのみに影響し、コアの機能には影響しません。

* 問題修正: サポート ファミリをサポート中止に変更。この IP は 2017.2 からは使用不可。

* 1 つまたは複数のサブコアでリビジョンを変更

SMPTE2022-1/2 Video over IP Transmitter (2.0)

* バージョン 2.0 (Rev. 9)

* 一般: サポート デバイス ファミリを非継続。この IP は 2017.2 からは使用不可。

* 1 つまたは複数のサブコアでリビジョンを変更

SMPTE SD/HD/3G-SDI (3.0)

* バージョン 3.0 (Rev. 8)

* 変更なし

SMPTE ST 2059 (1.0)

* バージョン 1.0 (Rev. 2)

* 一般: サポート デバイス ファミリを非継続。この IP は 2017.2 からは使用不可。

SMPTE UHD-SDI (1.0)

* バージョン 1.0 (Rev. 4)

* 問題修正: モード ロックのアサートに対し xyz チェック ロジックを追加。

* 問題修正: Tx EDH ロジックのコア XDC 制約を追加

SMPTE2022-5/6 Video over IP Receiver (5.0)

* バージョン 5.0 (Rev. 8)

* 一般: すべてのサポート デバイス ファミリを非継続、この IP は 2017.2 から使用不可。

* 1 つまたは複数のサブコアでリビジョンを変更

SMPTE2022-5/6 Video over IP Transmitter (4.0)

* バージョン 4.0 (Rev. 10)

* 一般: すべてのサポート デバイス ファミリを非継続、この IP は 2017.2 から使用不可。

* 1 つまたは複数のサブコアでリビジョンを変更

SPI-4.2 (13.0)

* バージョン 13.0 (Rev. 10)

* デモ用テストベンチ glbl.v ファイルを再パッケージ

ST2022-56 De-Packetizer (1.0)

* バージョン 1.0 (Rev. 4)

* 問題修正: サポート ファミリをサポート中止に変更。この IP は 2017.2 からは使用不可。

* その他: FIFO Generator の demo_tb で修正

ST2022-56 Packetizer (1.0)

* バージョン 1.0 (Rev. 4)

* 問題修正: サポート ファミリをサポート中止に変更。この IP は 2017.2 からは使用不可。

* その他: FIFO Generator の demo_tb で修正

SelectIO Interface Wizard (5.1)

* バージョン 5.1 (Rev. 9)

* 問題修正: IDELAYCTRL が選択解除されたときの IP インテグレーターでの ref_clk および delay_locked ポートの生成を修正

Serial RapidIO Gen2 (4.0)

* バージョン 4.0 (Rev. 7)

* 機能改善: Zynq UltraScale+ MPSoC CG ファミリおよび EG 拡張デバイスのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

SmartConnect AXI2SC Bridge (1.0)

* バージョン 1.0 (Rev. 4)

* 自動ファミリ サポート レベルを変更

SmartConnect Node (1.0)

* バージョン 1.0 (Rev. 4)

* FIFO Generator への参照を削除

SmartConnect SC2AXI Bridge (1.0)

* バージョン 1.0 (Rev. 4)

* 自動ファミリ サポート レベルを変更

SmartConnect Switchboard (1.0)

* バージョン 1.0 (Rev. 4)

* 自動ファミリ サポート レベルを変更

Soft Error Mitigation (4.1)

* バージョン 4.1 (Rev. 8)

* 一般: 新デバイス XC7S6、XC7S15、XC7S75、XC7S100 のプリプロダクション サポートを追加 (ハードウェアでは検証されていない)

System Cache (4.0)

* バージョン 4.0 (Rev. 2)

* 問題修正: 読み出し応答を破損させる可能性のある読み出し割り当て上書きパラメーターの問題を修正

* その他: Zynq UltraScale+ RFSOC および Virtex UltraScale+ HBM デバイスのサポートを追加

* その他: 未使用ソース ファイルを削除

System ILA (1.0)

* バージョン 1.0 (Rev. 2)

* AXI4 トランザクション追跡機能を追加

* 1 つまたは複数のサブコアでリビジョンを変更

System Management Wizard (1.3)

* バージョン 1.3 (Rev. 4)

* 一般: 内部 GUI アップデート。

* 一般: Temperature_Enable ビットはサポートされなくなりました。temp_bus がイネーブルの場合はこのビットを 1 にする必要はありません。

TMR Comparator (1.0)

* バージョン 1.0

* 一般: 初期 Vivado リリース

TMR Inject (1.0)

* バージョン 1.0

* 一般: 初期 Vivado リリース

TMR Manager (1.0)

* バージョン 1.0

* 一般: 初期 Vivado リリース

TMR Soft Error Mitigation Interface (1.0)

* バージョン 1.0

* 一般: 初期 Vivado リリース

TMR Voter (1.0)

* バージョン 1.0

* 一般: 初期 Vivado リリース

Timer Sync 1588 (1.2)

* バージョン 1.2 (Rev. 4)

* 変更なし

Tri Mode Ethernet MAC (9.0)

* バージョン 9.0 (Rev. 7)

* 一般: IP 生成ファイルの名前の長さを短縮

* 一般: 空のテキスト ファイルが生成されるのを防止

UltraScale 100G Ethernet Subsystem (2.1)

* バージョン 2.1

* ポート変更: AXI4 Lite がイネーブルになっているランタイム切り替え可能で axi_switch_caui_mode 出力ポートを追加

* ポート変更: GT サブコアの gt_ref_clk_out 出力ポートをコアに追加

* ポート変更: ANLT がイネーブルのとき ANLT ポートを追加

* 機能改善: CAUI4 ライン レートの 156.25 MHz および 312.5 MHz の GT refclk のサポートを追加

* 機能改善: オプションの AN/LT の小さなサイズのサポートを追加

* その他: クロッキング モードが非同期になっていて淡色表示

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale FPGA Gen3 Integrated Block for PCI Express (4.3)

* バージョン 4.3

* 問題修正: コア生成中に警告メッセージを回避するため、PF0/1_Use_Class_Code_Lookup_Assistant ユーザー パラメーターの評価順序を訂正

* 問題修正: ターゲット言語が VHDL に設定されている場合の VHDL ラッパー生成の問題を修正

* 機能改善: JTAG デバッガー モジュールがコアの最上位モジュール内に移動

* 機能改善: In-System IBERT モジュールはコアの最上位モジュール内に移動、すべてのリンク スピードに対しイネーブル

* 機能改善: PM_L23_Entry を選択するためのオプションをルートポート コンフィギュレーションに追加。ルートポートおよびアドバンス モードが選択されている場合、[Power Management] タブでユーザー パラメーター Enable PM_L23_Entry を設定。

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale FPGAs Transceivers Wizard (1.6)

* バージョン 1.6 (Rev. 6)

* 機能改善: 最高 25.78125 Gb/s までサポートするため、スピード グレード -1/-1L の UltraScale+ GTY トランシーバー ライン レートを増加

* 機能改善: UltraScale+ FPGA データーシートに一致するように -1H/-2LV スピード グレード デバイスのライン レートおよび関連周波数制限を調整

* 機能改善: 16.375 Gb/s を超えるライン レートの GTYE3/GTYE4 基準クロック共有の選択肢を改善

* 機能改善: UltraScale+ デバイスの CPLL キャリブレーション モジュールをアップデート、pragma 制御下にシミュレーション専用のバイパス ロジックを追加

* その他: 1 クワッドのみをカバーするため Interlaken のトランシーバー コンフィギュレーション プリセット オプションをアップデート

* その他: 自動アライメント (RXSLIDE) モードがイネーブルのとき、アライメントの境界を選択できる

* その他: GUI enhancement to allow the line rate to start with a decimal point, earlier this was erroring out

* その他: ウィザードのカスタム GUI の [Physical Resources] タブで一部の GTHE4/GTYE4 ベース デバイスで間違った列が表示されていた問題を修正

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale Soft Error Mitigation (3.1)

* バージョン 3.1 Rev. 3)

* 一般: Zynq UltraScale+ RFSoC デバイスのサポートを追加。

* 一般: すべての SSI Virtex UltraScale+ デバイスのサポートを追加。PEEK コマンドおよび診断スキャン機能はサポートされていない。

* その他: UltraScale+低電圧デバイスの最大 ICAP クロック周波数を 150 MHz にアップデート

UltraScale+ 100G Ethernet Subsystem (2.2)

* バージョン 2.2

* ポート変更: AXI4 Lite がイネーブルになっているランタイム切り替え可能で axi_switch_caui_mode 出力ポートを追加

* ポート変更: GT サブコアの gt_ref_clk_out 出力ポートをコアに追加

* ポート変更: ANLT がイネーブルのとき ANLT ポートを追加

* ポート変更: イネーブルになっている場合は TX OTN ctl および stat ポートを追加

* 機能改善: CAUI4 ライン レートの 156.25 MHz および 312.5 MHz の GT refclk のサポートを追加

* 機能改善: IP インテグレーターの設計アシスタンスのサポートを追加。

* 機能改善: オプションの AN/LT の小さなサイズのサポートを追加

* 機能改善: クライアント監視のあり/なしの両方で Tx OTN マッピング モードのサポートを追加

* 機能改善: ランタイム切り替え可能モードの RSFEC サポートを追加

* その他: クロッキング モードが非同期になっていて淡色表示

* その他: 25G ライン レートの Virtex UltraScale+ -1/-1L デバイスのサポート

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale+ PCI Express Integrated Block (1.2)

* バージョン 1.2

* 問題修正: GT クワッドをイネーブルにすることで x16 コンフィギュレーションが選択されている場合の xczu7ev-fbvb900 デバイスのコア生成の問題を修正。

* 問題修正: SRIOV PF のファースト VF オフセット デフォルト値を修正。

* 問題修正: PCIe コンフィギュレーション空間のオフセット 0x34 で SRIOV VF の Next Capability Pointer を修正

* 問題修正: SRIOV 機能がイネーブルの場合、すべての PF および VF で全体的に MSI-X 機能構造をイネーブルまたはディエーブル

* 機能改善: xczu21dr、xczu25dr、xczu25dr および xczu28dr デバイスのサポートを追加。

* 機能改善: JTAG デバッガー モジュールがコアの最上位モジュール内に移動。

* 機能改善: In-System IBERT モジュールはコアの最上位モジュール内に移動、すべてのリンク スピードに対しイネーブル。

* 機能改善: KU15P、VU3P、VU5P、VU7P、VU9P、VU11P、VU13P、および zu19EG の Tandem および MCAP サポートを追加

* 機能改善: 拡張コンフィギュレーションがイネーブルの場合 VSEC の例をサンプル デザインに追加。

* 機能改善: In-System IBERT およびユーザー DRP アクセスをサポートするため GT DRP アービター モジュールを追加

* 機能改善: GT 設定のタブに free_run_clock のオプションを追加

* 機能改善: Zynq UltraScale Plus デバイスのxczu4cg、xczu4eg、xczu5cg、xczu5eg、xczu7cg および xczu7eg のサポートを追加

* 機能改善: 新しい PR 手動を使用するためフィールド アップデート スクリプトを Tandem に追加してアップデート

* 機能改善: フィールド アップデートのサンプル デザインでデバッグ コア サンプルを Tandem に追加。

* 機能改善: PM_L23_Entry を選択するためのオプションをルートポート コンフィギュレーションに追加。ルートポートおよびアドバンス モードが選択されている場合、[Adv.Options-1] タブでユーザー パラメーター Enable PM_L23_Entry を設定。

* 機能改善: 特殊な非 ARI 1PF+7VF SRIOV コンフィギュレーションを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Utility Reduced Logic (2.0)

* バージョン 2.0 (Rev. 3)

* IP インテグレーターのリポジトリから一般の Vivado IP リポジトリへ IP を移行

Utility Vector Logic (2.0)

* バージョン 2.0 (Rev. 1)

* IP インテグレーターのリポジトリから一般の Vivado IP リポジトリへ IP を移行

VIO (Virtual Input/Output) (3.0)

* バージョン 3.0 (Rev. 15)

* Zynq UltraScale+ デバイスの XDC アップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Video Color Space Conversion and Correction (1.0)

* バージョン 1.0 (Rev. 6)

* 一般: シミュレーション サンプル デザインで AXI BFM コアを AXI Verification IP に置き換え

* 1 つまたは複数のサブコアでリビジョンを変更

Video Deinterlacer (5.0)

* バージョン 5.0 (Rev. 6)

* 1 つまたは複数のサブコアでリビジョンを変更

Video Frame Buffer Read (1.0)

* バージョン 1.0

* 最初のバージョンをリリース

Video Frame Buffer Write (1.0)

* バージョン 1.0

* 最初のバージョンをリリース

Video Horizontal Chroma Resampler (1.0)

* バージョン 1.0 (Rev. 6)

* 一般: シミュレーション サンプル デザインで AXI BFM コアを AXI Verification IP に置き換え

* 1 つまたは複数のサブコアでリビジョンを変更

Video Horizontal Scaler (1.0)

* バージョン 1.0 (Rev. 6)

* 一般: シミュレーション サンプル デザインで AXI BFM コアを AXI Verification IP に置き換え

* 1 つまたは複数のサブコアでリビジョンを変更

Video In to AXI4-Stream (4.0)

* バージョン 4.0 (Rev. 6)

* 新機能: ピクセル破棄サポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Video Letterbox Engine (1.0)

* バージョン 1.0 (Rev. 6)

* 一般: シミュレーション サンプル デザインで AXI BFM コアを AXI Verification IP に置き換え

* 1 つまたは複数のサブコアでリビジョンを変更

Video Mixer (1.0)

* バージョン 1.0 (Rev. 4)

* 機能改善: 半平面の YUV 4:2:2 および YUV 4:2:0 のサポートを追加

* 機能改善: BGRA8 および luma 専用のサポートを追加

* その他: シミュレーション サンプル デザインで AXI BFM コアを AXI Verification IP に置き換え

* その他: メモリ マップド AXI4 インターフェイス プロパティの NUM_READ_OUTSTANDING を 2 から 4 へと変更

* 1 つまたは複数のサブコアでリビジョンを変更

Video On Screen Display (6.0)

* バージョン 6.0 (Rev. 13)

* 変更なし

Video PHY Controller (2.0)

* バージョン 2.0 (Rev. 5)

* 問題修正: CPLL のみが HDMI アプリケーションでアクティブな場合、GT 共通ブロック インスタンシエーションを削除

* 問題修正: DRU ラッパーの出力幅を制御するため vid_phy_controller_v2_0_dru に WIDTH_OUT パラメーターを追加

* 問題修正: Virtex-7 GTH QPLL 温度補正のため Virtex デバイスの GTHE2 共通ブロックで COMMON_CFG を 6 から 1 へ変更

* 問題修正: 同じ BD に複数の VPHY インスタンスがあると競合が発生するのでそれを避けるため、create_clocks にコンポーネント名を接頭辞として追加して名前を割り当て

* 問題修正: 警告メッセージを削除するため DRU 制御ポートの set_false_path に IS_SEQUENTIAL を追加

* 問題修正: レジスタ 0x3C で制御されている最上位ポートに ERR_IRQ を追加。エラー コンディション中に 0x3C ビットのいずれかがアサートされるとこのポートは High になる

Video Processing Subsystem (2.0)

* バージョン 2.0 (Rev. 4)

* 一般: GUI のアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

Video Test Pattern Generator (7.0)

* バージョン 7.0 (Rev. 6)

* 一般: シミュレーション サンプル デザインで AXI BFM コアを AXI Verification IP に置き換え

* 1 つまたは複数のサブコアでリビジョンを変更

Video Timing Controller (6.1)

* バージョン 6.1 (Rev. 10)

* 変更なし

Video Vertical Chroma Resampler (1.0)

* バージョン 1.0 (Rev. 6)

* 一般: シミュレーション サンプル デザインで AXI BFM コアを AXI Verification IP に置き換え

* 1 つまたは複数のサブコアでリビジョンを変更

Video Vertical Scaler (1.0)

* バージョン 1.0 (Rev. 6)

* 一般: シミュレーション サンプル デザインで AXI BFM コアを AXI Verification IP に置き換え

* 1 つまたは複数のサブコアでリビジョンを変更

Video over IP FEC Receiver (2.0)

* バージョン 2.0 (Rev. 4)

* 問題修正: サポート ファミリをサポート中止に変更。この IP は 2017.2 リリースより利用不可

* 1 つまたは複数のサブコアでリビジョンを変更

Video over IP FEC Transmitter (2.0)

* バージョン 2.0 (Rev. 4)

* 問題修正: サポート ファミリをサポート中止に変更。この IP は 2017.2 リリースより利用不可

* 1 つまたは複数のサブコアでリビジョンを変更

Virtex-7 FPGA Gen3 Integrated Block for PCI Express (4.2)

* バージョン 4.2 (Rev. 4)

* 問題修正: コア生成中に警告メッセージを回避するため、PF0/1_Use_Class_Code_Lookup_Assistant ユーザー パラメーターの評価順序を訂正

* 機能改善: LTSSM、リセット シーケンスおよび Rx 検出シーケンスをデバッグするため JTAG デバッガーのサポートを追加。 [Add.Debug Options] の GUI ページにユーザー オプションを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Viterbi Decoder (9.1)

* バージョン 9.1 (Rev. 7)

* 変更なし

XADC Wizard (3.3)

* バージョン 3.3 (Rev. 3)

* 問題修正: ADC 変換レート計算を修正。

XAUI (12.2)

* バージョン 12.2 (Rev. 8)

* 問題修正: 追加 GT リセット制御ポート gt_reset_tx_pll_and_datapath_in、gt_reset_rx_pll_and_datapath_in、gt_reset_tx_datapath_in および gt_reset_rx_datapath_in を追加

* 問題修正: UltraScale デバイスの SYNC_COUNT_LENGTH の値を 26 に変更

* その他: Zynq UltraScale+ DR デバイスのサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

XHMC (1.0)

* バージョン 1.0(Rev. 2)

* 問題修正: axi4_if_wdt_flit および axi4_if_rdt_flit の検証リストから値 1 を削除

* 問題修正: シミュレーションに isi_in_ip を設定したときのパラメーター上書きメカニズムを変更

* 1 つまたは複数のサブコアでリビジョンを変更

YCrCb to RGB Color-Space Converter (7.1)

* バージョン 7.1 (Rev. 10)

* 変更なし

ZYNQ UltraScale+ VCU (1.0)

* バージョン 1.0

* 初期リリース

ZYNQ7 Processing System (5.5)

* バージョン 5.5 (Rev. 5)

* Zynq BFM は Zynq VIP に置き換え

ZYNQ7 Processing System VIP (1.0)

* バージョン 1.0

* 初期バージョン

* インターフェイス AXI VIP の使用

Zynq UltraScale+ MPSoC (3.0)

* バージョン 3.0

* Zynq UltraScale+ MPSoC のインターフェイスおよび信号名に複数の変更。このため、2016.4 以前のプロジェクトからのアップグレードが完了せず、設定を再入力する必要がある場合がある。アップグレードの詳細は /((Xilinx Answer 67861) を参照。

* インターフェイスおよび信号名の変更

* 1) GEM 関連: GEM ペリフェラルに関連づけられている FIFO_ENET インターフェイスが、前のリリースで間違ってパッケージされていました。インターフェイスにはクロックが含まれているべきではありません。このリリースでは ENET_FIFO インターフェイスからクロック信号が分けられています。この変更に加え、ENET_FIFO インターフェイスはアップグレードのときに自動的にディスエーブルになります。デザインでこのインターフェイスが使用されている場合は、再接続してください。

* 2) GEM 関連: FIFO_ENET 入力クロック - fmio_gemx_fifo_tx/rx_clk_from_pl が削除され、fifo_tx/rx_clk_to_pl_bufg ポートから内部的にループバックされます。

* 3) GEM 関連: FIFO_ENET および PTP_ENET 関連のインターフェイスは GEM ペリフェラルに対し、デフォルトではイネーブルになりません。これらをイネーブルにするには、GUI の PS-PL コンフィギュレーション (一般/その他) を使用してください。

* 4) プロセッサ間の割り込み: PS から PL への割り込みは前のリリースではベクターとして一緒にまとめられていました。 このため IP インテグレーターのチャネルがそれぞれの割り込みに正確にマップできませんでした。このリリースではこれらは個々の割り込みラインに分割されています。たとえば、前のリリースの ps_pl_irq_pl_ipi[3;0] はps_pl_irq_ipi_channel7 through ps_pl-irq_ipi_channel10 になります。実際のポート名は GUI で選択されているチャネルに左右されます。

* 5) PMU: PMU から PL までの PMU AIB、ACK、PL エラーはデフォルトでディスエーブルになり、GUI の PS - PL コンフィギュレーション (一般/その他) で個別に選択できるようになっています。

* UI オプションの一部が削除され、DRC が追加および変更されているため、Zynq UltraScale+ MPSoC の DDR に複数の変更

* 1) 前のリリースでは、タイミング パラメーターなどの DDR 設定は、スピード ビンおよびユーザー リクエストの周波数に基づいて検証されていました。2017.1 リリースでは、PLL 出力に基づき実際に計算された周波数をベースに検証するようアップデートされています。個の周波数は DDR ページに表示されます。タイミング値の設定が実際に計算された周波数と一致しない場合は、アップグレードできない可能性があります。

* 一般的なアップデート

* 1) 2017.1 で隔離コンフィギュレーションは改善されています。詳細は PG201 を参照してください。

* 2) GPIO: EMIO GPIO の幅を選択できるようになりました。

* 3) ブロックの使用状況と正しい名前を反映させるため Zynq UltraScale+ ブロック図が GUI でアップデートされています。

* 4) ツールチップが GUI に追加されています。

* 追加 DRC チェック

* 1) GEM_TSU: クロッキングの手動モードの場合、前のリリースでは 250 MHz の制限値を超えることが可能でした。正しい範囲内に周波数を制限するためのチェックが追加されました。間違った周波数でアップグレードすることはできません。

* 2) SD: SD で使用される内部 DLL にチェックを追加しました。要件違反はクリティカル警告としてフラグされます。

axi_sg (4.1)

* バージョン 4.1 (Rev. 6)

* 1 つまたは複数のサブコアでリビジョンを変更

interrupt_controller (3.1)

* バージョン 3.1 (Rev. 4)

* 変更なし

lib_bmg (1.0)

* バージョン 1.0 (Rev. 8)

* 1 つまたは複数のサブコアでリビジョンを変更

lib_cdc (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

lib_fifo (1.0)

* バージョン 1.0 (Rev. 8)

* 1 つまたは複数のサブコアでリビジョンを変更

lib_pkg (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

lib_srl_fifo (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

oddr (1.0)

* oddr ブロックのバージョン 1.0。


AR# 69055
日付 04/24/2017
ステータス アクティブ
種類 リリース ノート
ツール
  • Vivado Design Suite - 2017.1
このページをブックマークに追加