UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 69291

UltraScale+ MPSoC Memory IP - SFVA625 パッケージで PL メモリ インターフェイスがサポートされない

説明

問題の発生したバージョン: DDR4 v2.2、DDR3 v1.4、RLDRAM3 v1.4、QDRII+ v1.4、QDRIV v2.0、LPDDR3 v1.0

修正バージョン: (Xilinx Answer 58435) を参照

Vivado 2017.1 では、PL メモリ インターフェイスは SFVA625 パッケージに対してカスタマイズ可能です。

『Zynq UltraScale+ MPSoC データシート: DC 特性および AC スイッチ特性』 (DS925) の表 74 の注記 1 に「SBVA484 および SFVA625 パッケージは、PL メモリ インターフェイスをサポートしません」と記載されています。

これはバグですか。

ソリューション

Vivado 2017.2 より、PL メモリ インターフェイスは SFVA625 パッケージでサポートされません。

前のバージョンの Vivado では、サポートが誤って追加されました。

Vivado 2017.2 に IP をアップグレードしようとすると、[IP Status] に次のように表示されます。



[Recommendation] に表示されている [Part not supported in Upgrade IP] をクリックすると、次のようなメッセージが表示されます。



 


Vivado 2017.2 で新しい PL メモリ インターフェイスをカスタマイズしようとすると、[IP Catalog] に次のように表示されます。


 

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
58435 UltraScale/UltraScale+ Memory IP - Master Release Notes and Known Issues N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
69040 UltraScale/UltraScale+ LPDDR3 IP - リリース ノートおよび既知の問題 N/A N/A
AR# 69291
日付 01/11/2018
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP
このページをブックマークに追加