AR# 69308

UltraScale FPGA Gen3 Integrated Block for PCI Express (Vivado 2017.1) - GT DRP アービタ ブロック

説明

問題の発生したバージョン: 4.3

修正バージョンおよびその他の既知の問題: (Xilinx Answer 57945)

このアンサー レコードで提供されているパッチを使用すると、In-System IBERT、Falling Edge Receiver Detect モジュール、EyeScan Reset、DFE/LPM Gen3 RX Equalization モジュールなど、複数のモジュール間で DRP インターフェイスを共有するために GT DRP アービタ ブロックを追加できます。


このアンサーは、PCI Express ソリューション センターの一部です。

(Xilinx Answer 34536) PCI Express ソリューション センター

ソリューション

これは既知の問題であり、今後のコアのリリースで修正される予定です。

2017.1/Vivado でこの問題を解決するには、このアンサーに添付されているパッチの patch_readme ディレクトリの説明を参照してパッチをインストールしてください。

注記: 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではその検証は実行されていません。

改訂履歴

2017/07/25 - 初版

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
AR69308_Vivado_2017_1_preliminary_rev2.zip 917 KB ZIP
AR# 69308
日付 07/25/2017
ステータス アクティブ
種類 既知の問題
ツール
IP