AR# 69443

|

2017.1 Vivado IP フロー - AXI PCIE3 IP コアで OOC 合成を実行すると、Kintex UltraScale デザインで突然プログラムが終了してしまう

説明

Kintex UltraScale デザインで、AXI PCIE3 IP インスタンスにアウト オブ コンテキスト (OOC) 合成を実行すると、次のメッセージが表示されます。

Abnormal program termination (11)

runme.log ファイルを見ると、「Finished RTL Optimization Phase 2」のすぐ後にこのエラー メッセージがあります。

ソリューション

プログラムの異常停止は、次の条件に当てはまっている場合に Vivado 2017.1 で発生しています。

  • Centos 7 64 ビットの OS で実行している
  • Kintex UltraScale デバイスを使用している
  • AXI PCIE3 IP インスタンス
  • OOC 合成を使用している

この問題は、Vivado 2017.2 では修正されています。

Vivado 2017.1 でプログラムが異常停止するのを防ぐには、IP コアの出力ファイルを生成する前に、Tcl コンソールで次のパラメーターを設定します。

set_param synth.elaboration.rodinMoreOptions "rt::set_parameter xilinxGLogicGenerator false
AR# 69443
日付 11/30/2017
ステータス アクティブ
種類 既知の問題
デバイス
ツール
People Also Viewed