UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 69508

JESD204 PHY (v3.1) - AXI-Lite または Transceiver Debug がイネーブルにされていないと RXLPMEN の値が正しくならない

説明

JESD204 PHY (v3.1 以降) を使用しているとき、AXI-Lite または Transceiver Debug をイネーブルにしていないと RXLPMEN の値がレーン 1 で 1、その他のレーンすべてで 0 に設定されてしまいます。

これが原因で、レーン 1 以外のすべてのレーンで正しくない等化モードが使用され、同期できなかったり、不安定なリンクになる可能性があります。

ソリューション

この問題を回避するには、次のいずれかを実行します。

1) AXI-Lite インターフェイスをイネーブルにします。

または

2) JESD204 PHY コアの GUI で [Additional transceiver control and status ports] をオンにして追加のトランシーバー ポートを使用可能にします。すべての gt_rxlpmen 入力ビットをコアの外から 1 に駆動します。


この問題は Vivado 2017.3 バージョンの JESD204 PHY (v4.0) で修正される予定です。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
61911 LogiCORE IP JESD204 PHY コア - リリース ノートおよび既知の問題 N/A N/A
AR# 69508
日付 07/26/2017
ステータス アクティブ
種類 一般
IP
このページをブックマークに追加