UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 6966

4.2i Foundation Simulator - CLKDV_DIVIDE 値がタイミング シミュレーション中に適用されない

説明

キーワード : timing simulation, CLKDV_DIVIDE, CLKDLL, F2.1i, タイミング, シミュレーション

重要度 : 標準

概要 :
CLKDV_DIVIDE 値がタイミング シミュレーション中に適用されません。 この属性は物理的デザインに適用されますが、タイミング シミュレーションの際に無視されます。

ソリューション

Foundation Logic Simulator では、この属性が読み取られません。 CLKDLL は出力値を決定するために属性を必要とするプリミティブであるため、属性値はデフォルトでのみ設定されます。

この問題を回避するには、適正な周波数の信号を使用して CLKDV 出力ピンを駆動します。
AR# 6966
作成日 07/06/1999
最終更新日 08/12/2003
ステータス アーカイブ
タイプ 一般