We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 6968

10.1 Floorplanner - 「ERROR:Pack:679 - Unable to obey design constraints.」というエラー メッセージが表示される(Virtex FF クロックで DRC チェックなし)


キーワード : flip-flop, FF, clock, drc, design, constraints, pack, フリップフロップ, クロック, デザイン ルール チェック, 制約

Florrplanner で極性の異なる 2 つのフリップフロップを同じスライス内に配置しました。 MAP を実行すると、次のような制約に関するエラー メッセージが表示されます。

''ERROR:Pack:679 - Unable to obey design constraints (LOC = ...) which require the combination of the following symbols into a single slice component:
FLOP symbol ...
FLOP symbol ...
The clock signals don't agree. Please correct the design constraints accordingly."



極性の異なる 2 つのフリップフロップが同じスライスに配置されるとエラーが発生します。この MAP エラーが発生しないように、極性の異なるフリップフロップを別のスライスに配置してください。

将来リリースされる Floorplanner では、より完全な DRC チェックを実行できる予定です。
AR# 6968
日付 12/15/2012
ステータス アクティブ
タイプ 一般