UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 69947

UltraScale Memory IP デザインでホールド違反が発生する

説明

問題の発生したバージョン: DDR4 v2.2 (Rev. 1)、DDR3 v1.4 (Rev. 1)、RLDRAM3 v1.4 (Rev. 1)、QDRII+ v1.4 (Rev. 1)、QDRIV v2.0 (Rev. 1)、LPDDR3 v1.0 (Rev. 1)

修正バージョン: (Xilinx Answer 58435) を参照

600 のビルドのうちの 3 つでホールド違反が発生します。

ソリューション

この問題が発生した場合、インプリメンテーションを再実行する、インプリメンテーション ストラテジを変更する、またはメモリ IP 周囲で Pblock を使用することができます。

タイミング要件を満たすことができない場合は、ザイリンクス サポートでサービス リクエストを開く必要があります。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
58435 UltraScale/UltraScale+ Memory IP - Master Release Notes and Known Issues N/A N/A
AR# 69947
日付 12/20/2017
ステータス アクティブ
種類 既知の問題
デバイス
IP 詳細 概略
このページをブックマークに追加