AR# 69960

Zynq UltraScale+ MPSoC、Zynq-7000、Vivado 2017.3 - 検証せずにデザインを 2017.3 にアップグレードすると、プロセッシング システム ブロックが破損する可能性がある

説明

Zynq-7000 or Zynq UltraScale+ ブロックが含まれたデザインが変更されているのに、Vivado 2017.3 にアップグレードする前に検証されていない場合、IP ブロックが破損し、間違った動作になる可能性があります。

ソリューション

この問題を回避するには、Vivado 2017.3 でデザインを開く、またはアップグレードする前に、デザインを必ず検証してください。

検証せずに Vivado 2017.3 にデザインをアップグレードする場合は、代わりに PS ブロックを置換えることができます。これは、新しい PS ブロックをパラメーター設定し、それから replace_bd_cell old_instname new_instname という Tcl コマンドを使用して、インターフェイスを接続し直さずに IP インスタンスを入れ替えます。

デザインを検証できない場合は、添付のパッチを使用してください。これは Vivado 2017.3 および Vivado 2017.3.1 で使用できます。

この問題は、Vivado 2017.4 以降で修正される予定です。

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
AR69960_vivado_2017_3_preliminary_rev1.zip 21 MB ZIP

アンサー レコード リファレンス

関連アンサー レコード

AR# 69960
日付 10/25/2017
ステータス アクティブ
種類 一般
デバイス
ツール
IP