UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7040

CORE Generator - ROM ベースの相関器を直列または並列にカスケード接続する方法

説明








CORE Generator Correlator のデータシートには、これらのモジュールをカスケード接続して大型のファンクションを作成できると記載されていますが、その方法は記載されていません。




ソリューション


1. 一致パターンを検出するために必要な相関器の数を判断します。

1 つの CORE Generator Correlator で検出可能な最大幅は 128 ビットです。





2. 一致パターンを各コンポーネント相関器に分割します。

たとえば、一致パターンが 256 ビット幅の場合は、2 つの 128 ビット相関器を使用して、一致パターンの最初の半分 (128 ビット) を 1 つの相関器で検出し、残りの半分をもう 1 つの相関器で検出するようにします。









3. モジュールを生成します。





直列カスケード接続 :

-------------------------



4. カスケード接続する相関器のクロック入力をすべて同じクロックソースに接続します。





5. 各相関器の SDOUT を次の相関器の SDIN ピンに接続します。





6. 各相関器の SUM 出力を加算して合計を求め、その結果をレジスタに入力します。









並列カスケード接続 :

----------------------------

4. カスケード接続する相関器のクロック入力をすべて同じクロックソースに接続します。



5. 入力データを各 CORE Generator Correlator でサポートされるサイズに分割し、各相関器ブロックに供給します。







6. SUM 出力を加算して合計を求め、その結果をレジスタに入力します。
AR# 7040
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般