UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 70581

LogiCORE IP MIPI D-PHY Controller v4.0 (rev.1) (または MIPI CSI-2 Receiver Subsystem v3.0 (Rev. 1)) - UltraScale+ デバイスをターゲットにすると MIPI RX IP で SoT/ECC/CRC エラーが発生する

説明

UltraScale+ デバイスをターゲットにすると MIPI RX IP で SoT/ECC/CRC エラーが発生するのはなぜですか。

UltraScale+ をターゲットにして MIPI D-PHY RX IP (または MIPI CSI-2 Receiver Subsystem) を使用した場合、イメージ センサーに正しいグローバル オペレーションのタイミング パラメーターが設定されているにもかかわらず、一部の UltraScale+ デバイスで SoT/ECC/CRC エラーが発生することがあります。

ソリューション

この問題は、Vivado 2017.2、2017.3、および 2017.4 を使用して生成した MIPI D-PHY RX IP (または MIPI CSI-2 Receiver Subsystem) で発生します。

また、イメージ センサーが非連続クロック モードに設定されている場合に、一部のデバイスで生じます。

(イメージ センサーが連続クロック モードに設定されている場合、この問題は生じません)。

LP から HP モードへの遷移における MIPI D-PHY クロック レーンの変動入力信号によって、データ レーン FIFO で無効なデータがキャプチャされてしまい、SoT/ECC/CRC エラーが発生します。

この問題は、Vivado 2018.1 で修正される予定です。

  • Vivado 2017.4 バージョンを使用している場合は、(Xilinx Answer 70530) から LogiCORE IP MIPI D-PHY Controller v4.0 パッチをダウンロードできます。
  • Vivado 2017.2、2017.3、またはそれ以前のバージョンを使用している場合は、デザインを 2017.4 バージョンにアップグレードしてからパッチを適用してください。すべてのユーザーが Vivado 2018.1 へ移行することを推奨しています。


アンサー レコード リファレンス

マスター アンサー レコード

AR# 70581
日付 03/21/2018
ステータス アクティブ
種類 一般
デバイス
  • Zynq UltraScale+ MPSoC
  • Virtex UltraScale+
  • Kintex UltraScale+
ツール
  • Vivado Design Suite - 2017.4
  • Vivado Design Suite - 2017.3
IP
  • MIPI D-PHY Controller
このページをブックマークに追加