UPGRADE YOUR BROWSER
We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
UltraScale および UltraScale+ デバイスをターゲットとする場合に生じる想定される動作です。
これは、ほとんどの場合に、トランシーバーは単一の基準クロックで 2G-SDI の整数ライン レートと分数ライン レートの両方を検出できることが原因です。
(注記: GT CDR が仕様範囲内で動作し、すべての条件でロックできるようにするために、両方の基準クロックを使用する必要があります。)
SMPTE UHD-SDI RX Subsystem は TRS を検出して 12G-SDI 整数ライン レート モードで問題なくアライメントを実行できるため、12G-SDI 分数ライン レート モードのスキャンを実行しません。
この場合、12G-SDI 分数ライン レートのデータが受信されても rx_mode は 3b101 に設定されます。
UHD-SDI Compact GT ラッパーで生成された rx_bit_rate には、12G-SDI の整数ライン レートと分数ライン レートが正しく反映されています。
入力信号が 12G-SDI 整数ライン レートまたは分数ライン レートのいずれかを判断するには、user rx_mode 出力と rx_bit_rate をモニターする必要があります。
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
68766 | SMPTE UHD-SDI RX Subsystem - Vivado 2017.3 以降のバージョンのリリース ノートおよび既知の問題 | N/A | N/A |
AR# 70693 | |
---|---|
日付 | 05/02/2018 |
ステータス | アクティブ |
種類 | 一般 |
IP |