UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 70699

2018.1 Vivado IP リリース ノート - すべての IP 変更ログ情報

説明

このアンサーは、Vivado 2018.1 での IP 変更をすべて 1 つにまとめたもので、Vivado Design Suite をインストールする前にすべての IP 変更をここで確認できます。

ソリューション

(c) Copyright 2018 Xilinx, Inc. All rights reserved.

This file contains confidential and proprietary information of Xilinx, Inc. and is protected under U.S. and international copyright and other intellectual property laws.

DISCLAIMER This disclaimer is not a license and does not grant anyrights to the materials distributed herewith.Except as otherwise provided in a valid license issued to you by Xilinx, and to the maximum extent permitted by applicable law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND WITH ALL FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and (2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under or in connection with these materials, including for any direct, or any indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if such damage or loss was reasonably foreseeable or Xilinx had been advised of the possibility of the same.

CRITICAL APPLICATIONS Xilinx products are not designed or intended to be fail- safe, or for use in any application requiring fail-safe performance, such as life-support or safety devices or systems, Class III medical devices, nuclear facilities, applications related to the deployment of airbags, or any other applications that could lead to death, personal injury, or severe property or environmental damage (individually and collectively, "Critical Applications"). Customer assumes the sole risk and liability of any use of Xilinx products in Critical Applications, subject only to applicable laws and regulations governing limitations on product liability.

THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED ASPART OF THIS FILE AT ALL TIMES.

 

100M/1G TSN Subsystem (2.0)

* バージョン 2.0

* 機能改善: ラーニング/エージング スイッチ機能をインプリメント

* 機能改善: HIP フローに移行

* 1 つまたは複数のサブコアでリビジョンを変更

10G Ethernet MAC (15.1)

* バージョン 15.1 (Rev. 5)

* バグ修正: コーナー ケースの TX の問題を修正: 電源投入時にコアがロックすることがある。

10G Ethernet PCS/PMA (10GBASE-R/KR) (6.0)

* バージョン 6.0 (Rev. 12)

* バグ修正: TX XGMII インターフェイスで TB からパケットを送信する前に RX ロックが発生するのを待機。

* 1 つまたは複数のサブコアでリビジョンを変更

10G Ethernet Subsystem (3.1)

* バージョン 3.1 (Rev. 8)

* 一般: コアのライセンスをアップデート。コアは、サブコアのライセンスを継承するようになります。

* 1 つまたは複数のサブコアでリビジョンを変更

10G/25G Ethernet Subsystem (2.4)

* バージョン 2.4

* バグ修正: サンプル デザイン ファイルをアップデート

* バグ修正: クロック ドメインをアップデート

* バグ修正: 2 ステップ PTP 用に MAC+PCS BASER コアを生成するときのタイムスタンプの接続を修正。(Xilinx Answer 70659) を参照。

* 機能改善: ヘッダー ファイルを追加

* 機能改善: PCS/PMA 32 ビット版を追加

* 機能改善: 802.1cm プリエンプション機能を追加

* 機能改善: MAC+PCS/PMA 32 ビットの 1 ステップ サポートを追加

* 機能改善: Ethernet MAC の 64 ビット版で、clk ポートを削除し、tx_core_clk および rx_core_clk を追加

* 1 つまたは複数のサブコアでリビジョンを変更

1G/10G/25G Switching Ethernet Subsystem (2.0)

* バージョン 2.0

* 機能改善: GTY3/GTY4 デバイスの 64 ビット版 MAC+PCS/PMA 25G コアに 1G/10G/25G 切り替えサポートを追加

* 機能改善: 32 ビット版 PCS/PMA 専用コアに 1G/10G 切り替えサポートを追加

* 機能改善: コア/サンプル デザインでの GT、GT ステータス、および制御ポートのサポートを追加

* 機能改善: 1G/10G/25G 間の切り替えができるようようにマルチコア (4 コア) サポートを追加

* 機能改善: clk-wiz の使用を少なくするため、クロッキング構造をアップデート

* 機能改善: Virtex UltraScale GTY、Kintex UltraScale GTY、Kintex UltraScale+ GTY、Zynq UltraScale+ GTY のデバイス サポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

1G/2.5G Ethernet PCS/PMA または SGMII (16.1)

* バージョン 16.1 (Rev. 3)

* バグ修正: GUI の同期および非同期のクロック コンフィギュレーションに基づいた LVDS 基準クロックの選択を修正。

* バグ修正: 入力クロックに基づいた IDELAYE2 の REFCLK ピンの周波数をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

32-bit Initiator/Target for PCI (7-Series) (5.0)

* バージョン 5.0 (Rev. 10)

* xc7z015-clg485 デバイスおよびパッケージのサポートを追加

* 「[30-574] - Poor Placement for routing between an IO pin and BUFG...」という配線エラーを修正。このため、set_property CLOCK_DEDICATED_ROUTE FALSE 制約を XDC ファイルに追加。

3GPP LTE Channel Estimator (2.0)

* バージョン 2.0 (Rev. 15)

* 1 つまたは複数のサブコアでリビジョンを変更

3GPP LTE MIMO Decoder (3.0)

* バージョン 3.0 (Rev. 14)

* 1 つまたは複数のサブコアでリビジョンを変更

3GPP LTE MIMO Encoder (4.0)

* バージョン 4.0 (Rev. 13)

* 1 つまたは複数のサブコアでリビジョンを変更

3GPP Mixed Mode Turbo Decoder (2.0)

* バージョン 2.0 (Rev. 16)

* 1 つまたは複数のサブコアでリビジョンを変更

3GPP Turbo Encoder (5.0)

* バージョン 5.0 (Rev. 13)

* 1 つまたは複数のサブコアでリビジョンを変更

3GPPLTE Turbo Encoder (4.0)

* バージョン 4.0 (Rev. 14)

* 1 つまたは複数のサブコアでリビジョンを変更

40G/50G Ethernet Subsystem (2.3)

* バージョン 2.3 (Rev. 2)

* バグ修正: サンプル デザイン ファイルをアップデート

* バグ修正: 40G スピード用の 256 ビットの AXI4-Stream データパス インターフェイスのクロッキングをアップデート

* 機能改善: AXI4-Lite レジスタの .h (ヘッダー) ファイルを追加

* 1 つまたは複数のサブコアでリビジョンを変更

64-bit Initiator/Target for PCI (7-Series) (5.0)

* バージョン 5.0 (Rev. 10)

* xc7z015-clg485 デバイスおよびパッケージのサポートを追加

* 「[30-574] - Poor Placement for routing between an IO pin and BUFG...」という配線エラーを修正。このため、set_property CLOCK_DEDICATED_ROUTE FALSE 制約を XDC ファイルに追加。

7 Series FPGAs Transceivers Wizard (3.6)

* バージョン 3.6 (Rev. 9)

* 一般: xa7a12tcpg238、xa7a12tcsg325、xa7a25tcpg238、および xa7a25csg325 Artix-7 デバイスのサポートを追加。

7 Series Integrated Block for PCI Express (3.3)

* バージョン 3.3 (Rev. 8)

* 一般: xa7a12t(cpg238,csg325) およびxa7a25t(cpg238,csg325) デバイスのサポートを追加

AHB-Lite to AXI Bridge (3.0)

* バージョン 3.0 (Rev. 13)

* 変更なし

AMM Master Bridge (1.0)

* バージョン 1.0 (Rev. 2)

* 機能改善: リソース数を低減

* 機能改善: アービトレーション プロトコルをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AMM Slave Bridge (1.0)

* バージョン 1.0 (Rev. 6)

* 一般: ID WIDTH パラメーターをアップデート (ID 幅に基いて IP ポートの表示が変わる)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI 1G/2.5G Ethernet Subsystem (7.1)

* バージョン 7.1 (Rev. 3)

* バグ修正: AN をイネーブルにするコンフィギュレーションに従った値で configuration_vector 入力を接続

* バグ修正: systemtimer_clk 入力がサンプル デザインから駆動され、GUI でコンフィギュレーションされた値を使用

* バグ修正: UltraScale/UltraScale+ デバイスの場合、REFCLK_FREQUENCY 属性が XDC から TEMAC に渡される

* 機能改善: AXI4-Lite レジスタの .h (ヘッダー) ファイルを追加

* 機能改善: 選択されているボード/パーツに基いて、IP インテグレーターのブロック デザイン オートメーションが mii/gmii/rgmii/sgmii/sfp、mdio、および phy_rst_n ポートを接続

* その他: このコアのサブコアの変更に関しては、tri_mode_ethernet_mac v9_0 および gig_ethernet_pcs_pma v16_1 のコア変更ログを参照。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI AHBLite Bridge (3.0)

* バージョン 3.0 (Rev. 14)

* 一般: ID 幅を 32 までサポート

AXI APB Bridge (3.0)

* バージョン 3.0 (Rev. 14)

* 一般: アドレス幅を 64 までサポートするようアップデート

AXI BRAM Controller (4.0)

* バージョン 4.0 (Rev. 14)

* バグ修正: 合成の警告メッセージを低減するため、ラップ トランザクションのアドレス幅制約を削除

AXI Bridge for PCI Express Gen3 Subsystem (3.0)

* バージョン 3.0 (Rev. 6)

* 一般: 7 シリーズ Gen3 の派生デバイスで cfg_interrupt_msix_enable、cfg_interrupt_msix_mask、cfg_interrupt_msix_vf_enable、および cfg_interrupt_msix_vf_mask 信号上でポート幅が一致しない問題を修正

* 1 つまたは複数のサブコアでリビジョンを変更

AXI CAN (5.0)

* バージョン 5.0 (Rev. 19)

* 一般: CDC の OL パスをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Central Direct Memory Access (4.1)

* バージョン 4.1 (Rev. 16)

* 一般: サンプル デザインのアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Chip2Chip Bridge (5.0)

* バージョン 5.0 (Rev. 2)

* バグ修正: 割り込み処理の信頼性を高めるため IP をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Clock Converter (2.1)

* バージョン 2.1 (Rev. 15)

* 新機能: AXI4LITE 非同期変換で使用する非同期フリップフロップの数を設定するのに、定数 2 を使用せずに、SYNCHRONIZATION_STAGES パラメーターを使用。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Crossbar (2.1)

* バージョン 2.1 (Rev. 17)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Data FIFO (2.1)

* バージョン 2.1 (Rev. 15)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Data Width Converter (2.1)

* バージョン 2.1 (Rev. 16)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI DataMover (5.1)

* バージョン 5.1 (Rev. 18)

* 一般: サンプル デザインのアップデート

* 一般: IP インテグレーターの拡張サポート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Direct Memory Access (7.1)

* バージョン 7.1 (Rev. 17)

* 機能改善: 最大 64 MB までのデータ転送をサポート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI EMC (3.0)

* バージョン 3.0 (Rev. 16)

* 一般: IP に追加されたメタデータをレジスタ

* 1 つまたは複数のサブコアでリビジョンを変更

AXI EPC (2.0)

* バージョン 2.0 (Rev. 19)

* 一般: サンプル デザインのアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Ethernet Buffer (2.0)

* バージョン 2.0 (Rev. 18)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Ethernet Clocking (2.0)

* バージョン 2.0 (Rev. 2)

* 変更なし

AXI EthernetLite (3.0)

* バージョン 3.0 (Rev. 14)

* 一般: ID 幅を 32 までサポート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI GPIO (2.0)

* バージョン 2.0 (Rev. 18)

* 一般: サンプル デザインのアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI HWICAP (3.0)

* バージョン 3.0 (Rev. 20)

* 一般: サンプル デザインのアップデート。機能上の変更はなし

* 一般: IP で XPM FIFO を使用

* 1 つまたは複数のサブコアでリビジョンを変更

AXI IIC (2.0)

* バージョン 2.0 (Rev. 19)

* 一般: サンプル デザインのアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Interconnect (2.1)

* バージョン 2.1 (Rev. 17)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Interrupt Controller (4.1)

* バージョン 4.1 (Rev. 10)

* 変更なし

AXI Lite IPIF (3.0)

* バージョン 3.0 (Rev. 4)

* 変更なし

AXI MMU (2.1)

* バージョン 2.1 (Rev. 14)

* バグ修正: パラメーターのベクター サイズを元に戻す。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Master Burst (2.0)

* バージョン 2.0 (Rev. 7)

* 変更なし

AXI Memory Mapped To PCI Express (2.8)

* バージョン 2.8 (Rev. 8)

* バグ修正: xc7z012s デバイスのインプリメンテーションの問題を修正。このデバイスでサポートされている最大リンク幅およびスピードは x2Gen2。詳細は PG055 を参照。

* その他: シミュレーションで MPS の値を 256 バイトにアップデート (512 バイトはこの IP ではサポートされていない)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Memory Mapped to Stream Mapper (1.1)

* バージョン 1.1 (Rev. 15)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Multi Channel Direct Memory Access (1.0)

* バージョン 1.0 (Rev. 2)

* 一般: バグ修正

* 一般: サンプル デザインのアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Performance Monitor (5.0)

* バージョン 5.0 (Rev. 18)

* 一般: IP に追加されたメタデータをレジスタ

* 一般: wrclk に同期している XPM FIFO にリセット

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Protocol Checker (2.0)

* バージョン 2.0 (Rev. 2)

* 一般: MAXWAITS を 1024 から 65536 に増加

* 一般: RD/WR DECERR & SLVERR を追加

AXI Protocol Converter (2.1)

* バージョン 2.1 (Rev. 16)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Protocol Firewall (1.0)

* バージョン 1.0 (Rev. 4)

* バグ修正: NUM_READ_OUTSTANDING/NUM_WRITE_OUTSTANDING が正しくアップデートされないことがある。

* その他: レジスタ マップを追加

AXI Quad SPI (3.2)

* バージョン 3.2 (Rev. 15)

* 一般: XPM 移行

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Register Slice (2.1)

* バージョン 2.1 (Rev. 16)

* 新機能: SLR が 4 つあるデバイスにマルチ SLR クロス モードを拡張

* 新機能: 配置の柔軟性を高めるため、マルチ SLR クロス モードのチェーン レジスタをパイプライン化するように CE 入力を削除。

* 新機能: マルチ SLR クロス モードで離れた SLR に非同期リセットとして aresetn を伝搬することができる IP レベルの XDC を追加。

AXI Sideband Utility (1.0)

* バージョン 1.0

* 新機能: 初期リリース

AXI SmartConnect (1.0)

* バージョン 1.0 (Rev. 8)

* バグ修正: EXIT レジスタ スライスがディスエーブルにならないようにしていたアドバンス プロパティ割り当てのバグを修正

* バグ修正: SUPPORTS_WRAP が 0 に設定されている場合にロジック最適化を向上させるようアドバンス プロパティ割り当てを修正

* 機能改善: クロック、データ幅、プロトコルなどの変換が必要なシステム シナリオをさらにサポートするよう低エリア モード自動化を拡張

* 1 つまたは複数のサブコアでリビジョンを変更

AXI TFT Controller (2.0)

* バージョン 2.0 (Rev. 20)

* 一般: XPM FIFO を使用するため IP をアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Timebase Watchdog Timer (3.0)

* バージョン 3.0 (Rev. 8)

* 一般: サンプル デザインのアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Timer (2.0)

* バージョン 2.0 (Rev. 18)

* 一般: サンプル デザインのアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Traffic Generator (3.0)

* バージョン 3.0 (Rev. 2)

* 一般: マイナーなバグ修正

* 1 つまたは複数のサブコアでリビジョンを変更

AXI UART16550 (2.0)

* バージョン 2.0 (Rev. 18)

* 一般: サンプル デザインのアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

AXI USB2 Device (5.0)

* バージョン 5.0 (Rev. 17)

* 一般: ID 幅を 32 までサポート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Uartlite (2.0)

* バージョン 2.0 (Rev. 20)

* バグ修正: SRL ベースのシフト レジスタがフリップフロップ ベースのものに置き換えられる

* その他: サンプル デザインのアップデート。機能上の変更はなし

* その他: IP インテグレーターの拡張サポート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Verification IP (1.1)

* バージョン 1.1 (Rev. 2)

* 一般: coreinfo.yml を修正し、アップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Video Direct Memory Access (6.3)

* バージョン 6.3 (Rev. 4)

* 一般: サンプル デザインのアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Virtual FIFO Controller (2.0)

* バージョン 2.0 (Rev. 18)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI-Stream FIFO (4.1)

* バージョン 4.1 (Rev. 13)

* 機能改善: 最大 32 ビットまでサポートするため AXI ID 幅の範囲を増加。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Accelerator Adapter (2.1)

* バージョン 2.1 (Rev. 13)

* 一般: AP_CTRL ポート名を元のインターフェイスに従って変更。機能上の変更はなし

 

AXI4-Stream Broadcaster (1.1)

* バージョン 1.1 (Rev. 15)

* 変更なし

AXI4-Stream Clock Converter (1.1)

* バージョン 1.1 (Rev. 17)

* 一般: 非同期クロック変換のため xpm_fifl にアップデート。axi_data_fifo/fifo_generator の依存性を削除。

AXI4-Stream Combiner (1.1)

* バージョン 1.1 (Rev. 14)

* 変更なし

AXI4-Stream Data FIFO (1.1)

* バージョン 1.1 (Rev. 17)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Data Width Converter (1.1)

* バージョン 1.1 (Rev. 15)

* 一般: 未使用の入力クロック aclk2x を接続するため、内部レジスタ スライスのインスタンシエーションをアップデート。

* 一般: FSM エンコーディングを変更し、出力の有効/レディ信号上の不必要な組み合わせリセットの接続を削除。

* 一般: リセットレス操作用のリセット値に一致させるため、レジスタ宣言の初期値をアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Interconnect (2.1)

* バージョン 2.1 (Rev. 17)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Protocol Checker (2.0)

* バージョン 2.0

* 新機能: mark_debug 属性をオプションに変更

* 新機能: pc_status の幅を 32 に増加し、AXI-Lite 制御インターフェイスを読み出しレジスタに追加

* 新機能: 間隔のあいた Tkeep プログラマブル アサートを追加

* 新機能: レディの最大待機サイクル値を 65536 に増加

AXI4-Stream Register Slice (1.1)

* バージョン 1.1 (Rev. 16)

* 新機能: 内部非同期リセット経路の IP の XDC で、SLR ごとに可変パイプライン段を使用したマルチ SLR クロス モードを追加

* その他: clk_wiz を v5.4 から v6.0 へアップデート

AXI4-Stream Subset Converter (1.1)

* バージョン 1.1 (Rev. 16)

* バグ修正: tlast インデックスのすべてのリマップ文字列をアップデート

* その他: 未使用の入力クロック aclk2x を接続するため、内部レジスタ スライスのインスタンシエーションをアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Switch (1.1)

* バージョン 1.1 (Rev. 16)

* 一般: 未使用の入力クロック aclk2x を接続するため、内部レジスタ スライスのインスタンシエーションをアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Verification IP (1.1)

* バージョン 1.1 (Rev. 2)

* 一般: サンプル テストベンチをアップデート。tkeep のインターフェイス チェッカーをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream to Video Out (4.0)

* バージョン 4.0 (Rev. 9)

* バグ修正: 前半/後半の EOL または SOF から回復させるため YUV420 リマッパーをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Accumulator (12.0)

* バージョン 12.0 (Rev. 12)

* 1 つまたは複数のサブコアでリビジョンを変更

Adder/Subtracter (12.0)

* バージョン 12.0 (Rev. 12)

* 1 つまたは複数のサブコアでリビジョンを変更

Aurora 64B66B (11.2)

* バージョン 11.2 (Rev. 4)

* バグ修正: INS_LOSS_NYQ および RX_EQ_MODE の選択に基づいた rxlpmen ポートのデフォルト接続値を修正

* その他: PMA_INIT 入力のサンプル デザイン シミュレーションのトップで駆動される初期値をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Aurora 8B10B (11.1)

* バージョン 11.1 (Rev. 4)

* バグ修正: INS_LOSS_NYQ および RX_EQ_MODE の選択に基づいた rxlpmen ポートのデフォルト接続値を修正

* バグ修正: IP インテグレーターで IP を再カスタマイズしているときに予期しないエラー メッセージが生成されるバグを修正

* その他: Artix-7 XA7A12TCPG238/CSG325 および XA7A25TCPG238/CSG325 デバイスのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Binary Counter (12.0)

* バージョン 12.0 (Rev. 12)

* 1 つまたは複数のサブコアでリビジョンを変更

Block Memory Generator (8.4)

* バージョン 8.4 (Rev. 1)

* 変更なし

CANFD (1.0)

* バージョン 1.0 (Rev. 9)

* 一般: サンプル デザインのサブコア バージョンをアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

CIC Compiler (4.0)

* バージョン 4.0 (Rev. 13)

* 1 つまたは複数のサブコアでリビジョンを変更

CORDIC (6.0)

* バージョン 6.0 (Rev. 14)

* 1 つまたは複数のサブコアでリビジョンを変更

CPRI (8.9)

* バージョン 8.9

* ポート変更: ハード FEC インプリメンテーションから MMCM を削除し、rsfec_clk 入力ポート (307.2 MHz) を提供。

* ポート変更: メトリックス コレクション用に hyperframe_number 出力ポートを追加。

* バグ修正: 245.76 MHz の基準クロックで 10.1G FEC がイネーブルになっているライン レートでのQPLL クロック周波数を修正。

* バグ修正: xcku15p-ffva1760 および xcku15p-ffve1760 デバイスが GTYE4 用にイネーブルになっていなかったバグを修正。

* 機能改善: リセット入力同期化スキームを改善。

* 機能改善: デバッグ用に FEC がイネーブルになっているコアでビット エラーを挿入する機能を追加。

* 機能改善: 8.1G、10.1G、12.1G ライン レートのハード FEC サポートを追加。

* 機能改善: MPSOC および RFSOC パーツのハード FEC サポートを追加。

* 機能改善: ハード FEC ラッパー インプリメンテーションの stat_cw 出力ポートにシンクロナイザーを追加。

* 機能改善: RXRECCLKOUT リカバリのクロック ポートに 8b10b ライン レートのサポートを追加。

* 機能改善: ハード FEC インプリメンテーションで、CPRI GUI での CMAC の位置、トランシーバーの位置、基準クロックの位置のインタラクションを改善。

* 機能改善: UltraScale パーツのウォッチドッグ タイマーがデフォルトでディスエーブル。

* その他: Xcelium シミュレータのサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Chroma Resampler (4.0)

* バージョン 4.0 (Rev. 13)

* 変更なし

Clock Verification IP (1.0)

* バージョン 1.0 (Rev. 1)

* 一般: プロダクション リリース。モニターを追加。サンプル デザインのテストベンチをアップデート

Clocking Wizard (6.0)

* バージョン 6.0

* バグ修正: ダイナミック リコンフィギュレーション機能および書き込み DPR 機能のバグを修正

* バグ修正: IP インテグレーターの s_axi_aresetn ピンの接続問題を修正

* 機能改善: UltraScale および UltraScale+ デバイスに対し、USE_PHASE_ALIGMENT のデフォルト値を false にアップデート。MMCM が使用されている場合は、UltraScale および UltraScale+ デザインで追加クロック配線が位相アライメント機能で使用される。これらのリソースは、位相アライメントがいつ必要になるかユーザーが理解していなければ使用されない。今は、高ファンアウト信号があるときにインプリメンテーション ツールでこれらの追加クロック配線が使用できる。

* 機能改善: 出力クロック表に、選択した出力バッファーでサポートできる最大周波数を示す「Max. freq of buffer (バッファーの最大周波数)」列を追加。

* その他: 上書きモードで無効な入力値をチェックする DRC を追加

 

Color Correction Matrix (6.0)

* バージョン 6.0 (Rev. 14)

* 変更なし

Color Filter Array Interpolation (7.0)

* バージョン 7.0 (Rev. 13)

* 変更なし

Compact GT (1.0)

* バージョン 1.0 (Rev. 2)

* 1 つまたは複数のサブコアでリビジョンを変更

Complex Multiplier (6.0)

* バージョン 6.0 (Rev. 15)

* 1 つまたは複数のサブコアでリビジョンを変更

Concat (2.1)

* バージョン 2.1 (Rev. 1)

* 変更なし

Constant (1.1)

* バージョン 1.1 (Rev. 4)

* 定数幅と定数値の不一致を検証する DRC を追加

* 定数値フィールドでバイナリ データのサポートを追加

 

Convolution Encoder (9.0)

* バージョン 9.0 (Rev. 13)

* 1 つまたは複数のサブコアでリビジョンを変更

DDR3 SDRAM (MIG) (1.4)

* バージョン 1.4 (Rev. 4)

* バグ修正: XSDB ダンプ ファイルで間違ってダンプされたメモリ電圧値の問題を修正

* 1 つまたは複数のサブコアでリビジョンを変更

DDR4 SDRAM (MIG) (2.2)

* バージョン 2.2 (Rev. 4)

* バグ修正: app_wdf_data_mask をイネーブルにする依存性をアップデートし、PG150 でも同じ点をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

DDS Compiler (6.0)

* バージョン 6.0 (Rev. 16)

* 一般: GCC の新しいバージョンの一部で正しくコンパイルできるように、run_bitacc_cmodel.c へ cstring include を追加。機能上の変更はなし。

* 一般: イネーブルをディザリングするとき、不必要な C モデル デバッグ出力をディスエーブル。機能上の変更はなし。

* 1 つまたは複数のサブコアでリビジョンを変更

DMA/Bridge Subsystem for PCI Express (PCIe) (4.1)

* バージョン 4.1

* バグ修正: 奇数のバイトが転送されると完了が返されない H2C 転送の問題を修正。(Xilinx Answer 70324)

* バグ修正: 奇数のバイトが転送されると s_axis_cc_tready 信号がアサートされない C2H 転送の問題を修正。(Xilinx Answer 70324)

* バグ修正: 128 ビットの AXI データ幅および 64 ビットのアドレス指定がイネーブルになっている場合に発生する H2C 転送の問題を修正。(Xilinx Answer 70324)

* バグ修正: ルート ポート AXI ブリッジ モードでアドレス変換機能をオフにするため PCIe BAR がディスエーブルになっていると、PCIEBAR2AXIBAR 変換ベクターを 0x0 に上書きできない

* バグ修正: UltraScale+ デバイスの axi_clk が安定する前に axi_ctl_aresetn がディアサートされる問題を修正

* バグ修正: dsc_bypass_c2h_* および dsc_bypass_h2c_* インターフェイスのモードをスレーブに変更

* 機能改善: パラメーター (ctrl_skip_mask) を含む GEN4 コントロール スキップ フィルター モジュールを追加。これは、コントロール スキップを生成する GEN4 ルートポートでエンドポイントが機能するようにするために使用できる

* 機能改善: ([PCIe:MISC] ウィンドウに) ブリッジ エンドポイント モードに対する GUI オプションがある GEN3 用の ASPM L1 および Gen1 & Gen2 用の ASPM L0s のサポートを追加

* 機能改善: PCIe リンクをダウンさせずに DMA/Bridge エンジン/レジスタをリセットできる新しいオプションの dma_bridge_resetn ピンを追加。soft_reset_en パラメーターを介してイネーブル可能

* 機能改善: ルートポート ブリッジ用に新しい割り込みでコード モードを追加。これは、Tcl パラメーターの CONFIG.msi_rx_pin_en(true) を介してイネーブルにできる。
このオプションをイネーブルにすると、IP が内部的にレガシおよび MSI 割り込みをデコードし、割り込み FIFO を使用しようしないようにできる。この変更を反映させるため、ブリッジ情報レジスタ [5] をアップデート

* 機能改善: msix がイネーブルのとき msix_enable 出力ポートを追加

* 機能改善: パラメーター (pcie_id_if) を含む UltraScale+ デバイス用の pcie_id 入力ポートを追加

* 機能改善: GUI で [Data Protection] を [Parity] に変更

* 機能改善: xczu7ev、xczu7eg、xczu7cg、xcku11p、および xcvu11p デバイスに Tandem XDMA サポートを追加

* 機能改善: xczu25dr、xczu27dr、xczu28dr デバイスの fsve1156、fsvg1517 パッケージ、および xczu29dr デバイスのパッケージのサポートを追加

* その他: ブリッジ モード - ルート ポートのみ: デフォルトにより、PHY の準備が整うと (GT 初期化が終了すると) axi_ctl_aresetn がディアサートされる

* その他: ブリッジ モード - エンドポイントのみ: デフォルトにより、PCIe リンクが D0_active 電力ステートになると (PCIe をリンク アップして構成し、オンにすると) axi_ctl_aresetn がディアサートされる

* 1 つまたは複数のサブコアでリビジョンを変更

DSP48 Macro (3.0)

* バージョン 3.0 (Rev. 16)

* 1 つまたは複数のサブコアでリビジョンを変更

DUC/DDC Compiler (3.0)

* バージョン 3.0 (Rev. 14)

* 1 つまたは複数のサブコアでリビジョンを変更

Debug Bridge (3.0)

* バージョン 3.0 (Rev. 2)

* 一般: IP GUI の情報メッセージをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Discrete Fourier Transform (4.0)

* バージョン 4.0 (Rev. 15)

* 1 つまたは複数のサブコアでリビジョンを変更

DisplayPort (8.0)

* バージョン 8.0

* 機能改善: DP1.4 アップデート

* 1 つまたは複数のサブコアでリビジョンを変更

DisplayPort RX Subsystem (2.1)

* バージョン 2.1 (Rev. 2)

* バグ修正: 5.4 Gbps をサポートしないため、k7*tl デバイスのサポートが制限されていた

* バグ修正: サンプル デザインは 10 BPC 用にビルドされているので、12/16 BPC オプションを非表示にするためアプリをアップデート

* 機能改善: 最適化されたドライバーをリリース

* 機能改善: 最新版のビデオ PHY では、TX バッファー バイパス モードでソフトウェア ベースの MMCM プログラミングを使用。これに従ってアプリケーションをアップデートしてください。

* 1 つまたは複数のサブコアでリビジョンを変更

DisplayPort TX Subsystem (2.1)

* バージョン 2.1 (Rev. 2)

* バグ修正: 5.4 Gbps をサポートしないため、k7*tl デバイスのサポートが制限されていた

* バグ修正: サンプル デザインは 10 BPC 用にビルドされているので、12/16 BPC オプションを非表示にするためアプリをアップデート

* 機能改善: 最適化されたドライバーをリリース

* 機能改善: 最新版のビデオ PHY では、TX バッファー バイパス モードでソフトウェア ベースの MMCM プログラミングを使用。これに従ってアプリケーションをアップデートしてください。

* 1 つまたは複数のサブコアでリビジョンを変更

Distributed Memory Generator (8.0)

* バージョン 8.0 (Rev. 12)

* 変更なし

Divider Generator (5.1)

* バージョン 5.1 (Rev. 13)

* 1 つまたは複数のサブコアでリビジョンを変更

 

Double Data Rate Sampling (1.0)

* バージョン 1.0

* 変更なし

ECC (2.0)

* バージョン 2.0 (Rev. 12)

* 変更なし

Ethernet PHY MII to Reduced MII (2.0)

* バージョン 2.0 (Rev. 18)

* 一般: サンプル デザインのアップデート。機能上の変更はなし

* 1 つまたは複数のサブコアでリビジョンを変更

FEC 5G Common Utilities (1.1)

* バージョン 1.1

* FIFO で上書きされた非表示の深さを削除し、SRL ベースにする

* パフォーマンスのためギアボックス入力へのパイプライン化をイネーブル

* RAM 初期化を追加

* skid バッファーのアサート

* サイズが 2 のべき乗に近い場合は分割 RAM をサポート

FIFO Generator (13.2)

* バージョン 13.2 (Rev. 2)

* バグ修正: [Enable Reset Synchronization] が選択されていないときに [Enable Safety Circuit] が意図せずにユーザーによって選択できるようになっていた。この問題を修正し、[Enable Reset Synchronization] が選択されている場合にのみ [Enable Safety Circuit] が使用可能になる。

* バグ修正: REQP-1839 DRC 警告をサンプル テストベンチを削除

* バグ修正: [Enable Reset Synchronization] が選択されていないときに、有効値で開始するようにビヘイビアー モデルの読み出しデータ カウントをアップデート

* その他: FIFO Generator コアで XPM_CDC モジュールが使用されるため、[Enable Reset Synchronization] が選択されていない場合は、最低でも C_SYNCHRONIZER_STAGE+1 間、最低速のクロックで wr_rst と rd_rst をオーバーラップさせる必要がある

FIR Compiler (7.2)

* バージョン 7.2 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

Fast Fourier Transform (9.1)

* バージョン 9.1

* バグ修正: パイプライン化されたストリーミング I/O ブロックの浮動小数点のコンフィギュレーションの場合、下位の bin に出てくるノイズ カットの問題を修正する C モデルおよび RTL のバグ修正。このコンフィギュレーションの場合、パイプライン零点値が 1 サイクル分増加し、LSB の出力が v9.0 と比較すると異なる可能性がある。ほかのアーキテクチャ、またはスケール/非スケールのパイプライン化されたストリーミング I/O コンフィギュレーションへの機能的な変更はなし。

* 1 つまたは複数のサブコアでリビジョンを変更

Fibre Channel 32GFC RS-FEC (1.0)

* バージョン 1.0 (Rev. 6)

* 一般: (Xilinx Answer 70060) で説明されているサンプル デザインの混合言語のシミュレーションに関する問題を修正。

* 1 つまたは複数のサブコアでリビジョンを変更

 

Fixed Interval Timer (2.0)

* バージョン 2.0 (Rev. 8)

* 変更なし

FlexO 100G RS-FEC (1.0)

* バージョン 1.0 (Rev. 6)

* 一般: (Xilinx Answer 70060) で説明されているサンプル デザインの混合言語のシミュレーションに関する問題を修正。

* 1 つまたは複数のサブコアでリビジョンを変更

 

Floating-point (7.1)

* バージョン 7.1 (Rev. 6)

* 1 つまたは複数のサブコアでリビジョンを変更

G.709 FEC Encoder/Decoder (2.3)

* バージョン 2.3 (Rev. 2)

* 一般: タイミングを改善。インターフェイス、フォーム、機能への変更はなし。

* 一般: UltraScale+ デバイスすべてにサポートを拡張

* 1 つまたは複数のサブコアでリビジョンを変更

G.975.1 EFEC I.4 Encoder/Decoder (1.0)

* バージョン 1.0 (Rev. 15)

* 一般: デコーダーのフレームがドロップする問題を修正。

* 1 つまたは複数のサブコアでリビジョンを変更

G.975.1 EFEC I.7 Encoder/Decoder (2.0)

* バージョン 2.0 (Rev. 17)

* 1 つまたは複数のサブコアでリビジョンを変更

Gamma Correction (7.0)

* バージョン 7.0 (Rev. 14)

* 変更なし

Gamma LUT (1.0)

* バージョン 1.0 (Rev. 2)

* 一般: 今後のデバイス サポートを簡略化するため、サポート デバイスおよびプロダクション ステータスを自動的に判断

* 一般: 合成可能なサンプル デザインのアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Gmii to Rgmii (4.0)

* バージョン 4.0 (Rev. 6)

* バグ修正: gmii_to_rgmii という名前で Vivado で生成される合成問題を修正。

* バグ修正: ZUP デバイスの遅延エレメント REFCLK_FREQUENCY を 374.953 MHz に変更

* バグ修正: gmii_clk ドメインで COL および CRS 信号を生成するため、gmii_rx_dv および gmii_rx_er のシンクロナイザーを追加。

HDCP (1.0)

* バージョン 1.0 (Rev. 3)

* 変更なし

HDCP 2.2 Cipher (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

HDCP 2.2 Montgomery Modular Multiplier (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

HDCP 2.2 Random Number Generator (1.0)

* バージョン 1.0 (Rev. 1)

* 変更なし

HDCP 2.2 Receiver (1.0)

* バージョン 1.0 (Rev. 6)

* 変更なし

HDCP 2.2 Transmitter (1.0)

* バージョン 1.0 (Rev. 6)

* 変更なし

HDMI 1.4/2.0 Receiver (3.0)

* バージョン 1.1

* 変更なし

 

HDMI 1.4/2.0 Receiver Subsystem (3.1)

* バージョン 3.1

* バグ修正: 30 フレーム間 AUX パケットが受信されない場合の HDMI モードから DVI モードへの遷移を改善

* バグ修正: HDMI 1.4 から HDMI 2.0 へのダイナミック遷移を改善

* バグ修正: ネイティブ インターフェイスの 4 PPC モードでライン間のブランキング タイムの配分を修正

* バグ修正: 音声パケットがときどき落ちる問題を修正

* バグ修正: FSBL サポート用のデモ ボードに合わせて Zynq UltraScale+ PS 設定を修正

* 機能改善: コアのアップバージョンをサポートするサンプル デザイン (vid_phy_controller を v2.1 から v2.2 へ)

* 機能改善: サンプル デザイン - AXILITE コンフィギュレーションのサポート (50 Mhz、100 Mhz、150 Mhz、200 Mhz)

* 機能改善: サンプル デザイン - 新しいボードのサポート (VCU118、ZCU104、ZCU106)

* 機能改善: コアのアップバージョンをサポートするサンプル デザイン (clk_wiz from を 5.4 から 6.0 へ)

* その他: ビデオ フレームを連続して 4 つ受信している間、0 でない CD の GCP をシンクが受信しない場合、ディープ カラー モードを終了する機能を追加

 

HDMI 1.4/2.0 Transmitter (3.0)

* バージョン 2.0

* 変更なし

 

HDMI 1.4/2.0 Transmitter Subsystem (3.1)

* バージョン 3.1

* バグ修正: UHD 以外の解像度で YUV420 と AXI4-Stream インターフェイスを使用するとカラーがときどきシフトする問題を修正

* バグ修正: 解像度を変更すると AXI4-Stream Bridge FIFO がときどきオーバーフローする問題を修正

* バグ修正: SD カード ブートのために FSBL をイネーブルにする正しい Zynq UltraScale+ パラメーターを書き出すためサンプル デザインを修正

* バグ修正: ディープ カラー モードでの垂直ブランキング中に GCP パケット送信を修正

* バグ修正: FSBL サポート用のデモ ボードに合わせて Zynq UltraScale+ PS 設定を修正

* 機能改善: コアのアップバージョンをサポートするサンプル デザイン (vid_phy_controller を v2.1 から v2.2 へ)

* 機能改善: サンプル デザイン - AXILITE コンフィギュレーションのサポート (50 Mhz、100 Mhz、150 Mhz、200 Mhz)

* 機能改善: サンプル デザイン - 新しいボードのサポート (VCU118、ZCU104、ZCU106)

* 機能改善: コアのアップバージョンをサポートするサンプル デザイン (clk_wiz from を 5.4 から 6.0 へ)

* その他: ビデオ ロック検出を改善するため、AXI4-Stream Video Bridge のロックをソフトウェア インターフェイスに追加

 

High Speed SelectIO Wizard (3.3)

* バージョン 3.3

* バグ修正: RIU クロックが PLL から派生された場合のリセット ロジックを変更

* 機能改善: 非同期モード (ベータ) のサポートをアップデート

* 機能改善: サンプル デザインに PRBS データ ジェネレーターおよびチェッカーを追加

* その他: 「Rx のみ」のバス方向に対して非同期モード (ベータ) のサポートをイネーブル

* その他: 非同期モード (ベータ) のデータ スピードを 1400 Mbps (最大) に制限

* その他: PLL LOC 制約を IP の XDC からサンプル デザインの XDC に移動

 

I2S Receiver (1.0)

* バージョン 1.0

* 一般: IP の初期リリース

* 一般: 最大 8 つの音声チャネルをサポート (PCM)

* 一般: マスター モードで I2S データの 16/24 ビットをサポート

* 一般: 異なるチャネル内で音声データの配線をサポート

* 一般: チャネル ステータス情報のプログラムおよび挿入

I2S Transmitter (1.0)

* バージョン 1.0

* 一般: IP の初期リリース

* 一般: 最大 8 つの音声チャネルをサポート (PCM)

* 一般: マスター モードで I2S データの 16/24 ビットをサポート

* 一般: 異なるチャネル内で音声データの配線をサポート

IBERT 7 Series GTH (3.0)

* バージョン 3.0 (Rev. 17)

* バグ修正: システム クロックの I/O ピン規格に関する問題を修正

IBERT 7 Series GTP (3.0)

* バージョン 3.0 (Rev. 17)

* 一般: DS181 にあるように基準クロックの制限をアップデート。

* 一般: XA 7A25T/7A12T パーツのデバイス サポートを追加。

IBERT 7 Series GTX (3.0)

* バージョン 3.0 (Rev. 17)

* バグ修正: DS182 に合わせてライン レートをアップデート。

IBERT 7 Series GTZ (3.1)

* バージョン 3.1 (Rev. 15)

* 1 つまたは複数のサブコアでリビジョンを変更

IBERT UltraScale GTH (1.3)

* バージョン 1.3 (Rev. 10)

* バグ修正: 低いライン レートで見られるアイ スキャンのプロット問題を修正。

* 1 つまたは複数のサブコアでリビジョンを変更

 

IBERT UltraScale GTY (1.2)

* バージョン 1.2 (Rev. 10)

* 機能改善: 高いライン レートに対し、refclk 共有機能をアップデート。

* 1 つまたは複数のサブコアでリビジョンを変更

 

IEEE 802.3 200G RS-FEC (1.0)

* バージョン 1.0 (Rev. 2)

* 一般: (Xilinx Answer 70060) で説明されているサンプル デザインの混合言語のシミュレーションに関する問題を修正。

* 1 つまたは複数のサブコアでリビジョンを変更

IEEE 802.3 25G RS-FEC (1.0)

* バージョン 1.0 (Rev. 8)

* 一般: (Xilinx Answer 70060) で説明されているサンプル デザインの混合言語のシミュレーションに関する問題を修正。

* 1 つまたは複数のサブコアでリビジョンを変更

 

IEEE 802.3 400G RS-FEC (1.0)

* バージョン 1.0 (Rev. 2)

* 一般: (Xilinx Answer 70060) で説明されているサンプル デザインの混合言語のシミュレーションに関する問題を修正。

* 1 つまたは複数のサブコアでリビジョンを変更

IEEE 802.3 50G RS-FEC (1.0)

* バージョン 1.0 (Rev. 8)

* 一般: (Xilinx Answer 70060) で説明されているサンプル デザインの混合言語のシミュレーションに関する問題を修正。

* 1 つまたは複数のサブコアでリビジョンを変更

 

IEEE 802.3 Clause 74 FEC (1.0)

* バージョン 1.0

* 一般: 初期リリース

IEEE 802.3bj 100G RS-FEC (2.0)

* バージョン 2.0

* 一般: KP4 アルゴリズムのサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

 

ILA (Integrated Logic Analyzer) (6.2)

* バージョン 6.2 (Rev. 6)

* 一般: XDC 警告を処理するため ILA をアップデート

IOModule (3.1)

* バージョン 3.1 (Rev. 3)

* 変更なし

Image Enhancement (8.0)

* バージョン 8.0 (Rev. 14)

* 変更なし

In System IBERT (1.0)

* バージョン 1.0 (Rev. 6)

* 一般: Kintex UltraScale+、Virtex UltraScale+、および Zynq UltraScale+ の IP ステータスをプリプロダクションからプロダクションに変更。

* 1 つまたは複数のサブコアでリビジョンを変更

Interlaken 150G (2.4)

* バージョン 2.4

* バグ修正: ボード上の RX CRC の OOBFC RTL の問題を修正

* 機能改善: AXI4 レジスタ マップの詳細を記述したヘッダー ファイルを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Interleaver/De-interleaver (8.0)

* バージョン 8.0 (Rev. 12)

* 1 つまたは複数のサブコアでリビジョンを変更

JESD204 (7.2)

* バージョン 7.2 (Rev. 2)

* バグ修正: UltraScale および UltraScale+ デバイスに対し、オプションのトランシーバー デバッグ ポート dmonitorclk を追加

* 1 つまたは複数のサブコアでリビジョンを変更

JESD204 PHY (4.0)

* バージョン 4.0 (Rev. 2)

* バグ修正: 分数 PLL を使用するとき、数字の端数処理で GT で設定される refclk 周波数が間違ってしまうことがある問題を修正

* バグ修正: IP インテグレーターで tx/rxoutclk ポートで間違った周波数が設定されることがある数字の端数処理を修正。

* 機能改善: JESD204C 規格バージョンが選択された場合に linecoding の選択肢 (64B66B または 8B10B) をイネーブル

* 機能改善: デザインで CPLL が使用されない場合、CPLL CAL ブロックを必要とする GT にこのブロックを生成されるように、GT インスタンシエーションを修正。

* 機能改善: UltraScale および UltraScale+ デバイスに対し、オプションのトランシーバー デバッグ ポート dmonitorclk を追加

* 機能改善: 処理効率を高めるため、制約を変更 (機能上の変更はなし)

* 1 つまたは複数のサブコアでリビジョンを変更

JESD204C (3.0)

* バージョン 3.0

* バグ修正: レーン イネーブル レジスタ機能を修正。

* 機能改善: ライン コード オプション (8B10B) を追加。

* 機能改善: IP インテグレーターで生成された IP サンプル デザインで TX/RX が JESD204_PHY を共有し、ループバックで操作。

* 機能改善: tx/rx AXI4-Streaming インターフェイスの tx/rx_tuser ポートを削除。soemb およびエラーの離散信号で置き換え。

* 機能改善: 関連データと一致させるのではなく、そのデータの前に信号 tx/rx_soemb をサイクルで設定 (タイミング図は 242 ページを参照)。

* 1 つまたは複数のサブコアでリビジョンを変更

JTAG to AXI Master (1.2)

* バージョン 1.2 (Rev. 6)

* 一般: a7s6 および xa7s15 のデバイス サポートを制限。

* 1 つまたは複数のサブコアでリビジョンを変更

 

LDPC Encoder/Decoder (2.0)

* バージョン 2.0

* ポート変更: 5G 最新無線 (NR) 規格を使用するようにコアがコンフィギュレーションされている場合に s_axis_ctrl_tdata および m_axis_status_tdata を 32 ビット幅から 40 ビット幅に変更。ほかのコンフィギュレーションのポート変更はなし。

* バグ修正: Vivado プロジェクト言語が VHDL に設定されている場合に PS サンプル デザインをコンパイルできない問題を修正。(Xilinx Answer 70127) を参照。

* 新機能: 5G 最新無線 (NR) 規格のサポート

* 新機能: 指定の規格の LDPC コードまたはカスタムの LDPC コードで LDPC コード表を初期化可能

* 新機能: 最小オフセット スケーリングのオプション

* 新機能: オプションの出力パリティ チェック

* 新機能: コア レジスタにカスタマイズ可能なリセット値

* 機能改善: スループットを改善し、リソース使用率を低減するための最適化

* 1 つまたは複数のサブコアでリビジョンを変更

LMB BRAM Controller (4.0)

* バージョン 4.0 (Rev. 14)

* 変更なし

LPDDR3 SDRAM (MIG) (1.0)

* バージョン 1.0 (Rev. 4)

* 機能改善: LPDDR3 に XSDB_DISABLE フローを追加

* 1 つまたは複数のサブコアでリビジョンを変更

LTE DL Channel Encoder (3.0)

* バージョン 3.0 (Rev. 14)

* 1 つまたは複数のサブコアでリビジョンを変更

LTE Fast Fourier Transform (2.0)

* バージョン 2.0 (Rev. 16)

* 1 つまたは複数のサブコアでリビジョンを変更

LTE PUCCH Receiver (2.0)

* バージョン 2.0 (Rev. 14)

* 1 つまたは複数のサブコアでリビジョンを変更

LTE RACH Detector (3.1)

* バージョン 3.1 (Rev. 2)

* 1 つまたは複数のサブコアでリビジョンを変更

LTE UL Channel Decoder (4.0)

* バージョン 4.0 (Rev. 14)

* 1 つまたは複数のサブコアでリビジョンを変更

Local Memory Bus (LMB) 1.0 (3.0)

* バージョン 3.0 (Rev. 9)

* 変更なし

MIPI CSI-2 Rx Controller (1.0)

* バージョン 1.0 (Rev. 8)

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI CSI-2 Rx Subsystem (3.0)

* バージョン 3.0 (Rev. 2)

* 機能改善: 対応する長いパケットの出力ポートで ECC および CRC 情報が利用可能

* 機能改善: 7 シリーズの固定キャリブレーション モードでダイナミック IDELAY TAP 値を設定

* その他: 7 シリーズの追加デバイスのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI CSI-2 Tx Controller (1.0)

* バージョン 1.0 (Rev. 4)

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI CSI-2 Tx Subsystem (2.0)

* バージョン 2.0 (Rev. 2)

* 機能改善: レジスタ ベースのコンフィギュレーションからのフレーム終了生成サポート

* その他: 7 シリーズの追加デバイスのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI D-PHY (4.1)

* バージョン 4.1

* バグ修正: ULPS ビヘイビアーを修正

* 機能改善: 7 シリーズ MIPI D-PHY RX コンフィギュレーションの固定キャリブレーション モードでダイナミック IDELAY TAP 値を設定

* 機能改善: LP から HS へのモード遷移の場合、ビットスライス FIFO をリセット

* その他: 7 シリーズの追加デバイスのサポートを追加

MIPI DSI Tx Controller (1.0)

* バージョン 1.0 (Rev. 6)

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI DSI Tx Subsystem (2.0)

* バージョン 2.0 (Rev. 2)

* 一般: サブコアのリビジョンを変更。

* 1 つまたは複数のサブコアでリビジョンを変更

Mailbox (2.1)

* バージョン 2.1 (Rev. 9)

* 機能改善: Ultra RAM で FIFO をインプリメントするサポートを追加

Memory Helper Core (1.4)

* バージョン 1.4

* 変更なし

 

Memory Interface Generator (MIG 7 Series) (4.1)

* バージョン 4.1

*一般: Vivado 2018.1 ソフトウェアをサポート。

MicroBlaze (10.0)

* バージョン 10.0 (Rev. 6)

* 一般: 無効な DRC および CDC 違反を表示させないオプションを追加

MicroBlaze Debug Module (MDM) (3.2)

* バージョン 3.2 (Rev. 13)

* 一般: 無効な CDC 違反を表示させないオプションを追加

MicroBlaze MCS (3.0)

* バージョン 3.0 (Rev. 8)

* 1 つまたは複数のサブコアでリビジョンを変更

Multiplier (12.0)

* バージョン 12.0 (Rev. 14)

* 1 つまたは複数のサブコアでリビジョンを変更

Multiply Adder (3.0)

* バージョン 3.0 (Rev. 12)

* 1 つまたは複数のサブコアでリビジョンを変更

Mutex (2.1)

* バージョン 2.1 (Rev. 8)

* 変更なし

PCIe PHY IP (1.0)

* バージョン 1.0 (Rev. 8)

* 一般: スピード グレード -2L の UltraScale+ デバイスに対し Gen4 スピードをイネーブル

* 一般: phy_wrapper モジュールの UltraScale+ 派生デバイスで rst_psrst_n_r 信号のビット幅をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

PR AXI Shutdown Manager (1.0)

* バージョン 1.0

* 一般: 初期リリース

PR Bitstream Monitor (1.0)

* バージョン 1.0

* 一般: 初期リリース

Partial Reconfiguration Controller (1.3)

* バージョン 1.3

* 新機能: 圧縮されたビットストリームにビットストリーム デバッグ識別子のサポートを追加

* 新機能: rm_shutdown_req 信号のタイミングを変更

* 1 つまたは複数のサブコアでリビジョンを変更

Partial Reconfiguration Decoupler (1.0)

* バージョン 1.0 (Rev. 5)

* 変更なし

Peak Cancellation Crest Factor Reduction (6.1)

* バージョン 6.1 (Rev. 3)

* 機能改善: PC-CFR レジスタ リードバックの大幅な修正 (RADIP-553)。

* 1 つまたは複数のサブコアでリビジョンを変更

Polar Encoder/Decoder (1.0)

* バージョン 1.0

* 一般: 初期リリース

Processor System Reset (5.0)

* バージョン 5.0 (Rev. 12)

* 変更なし

QDRII+ SRAM (MIG) (1.4)

* バージョン 1.4 (Rev. 4)

* 一般: 2018.1 用にアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

QDRIV SRAM (MIG) (2.0)

* バージョン 2.0 (Rev. 4)

* 一般: 2018.1 用にアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

 

QDRIV SRAM PHY IP (2.0)

* バージョン 1.2

* 変更なし

 

QSGMII (3.4)

* バージョン 3.4 (Rev. 3)

* 一般: オートモーティブ xArtix 7a12t および 7a25t デバイスのサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Queue DMA Subsystem for PCI Express (PCIe) (1.0)

* バージョン 1.0

* 一般: 初期リリース

RAM-based Shift Register (12.0)

* バージョン 12.0 (Rev. 12)

* 1 つまたは複数のサブコアでリビジョンを変更

RGB to YCrCb Color-Space Converter (7.1)

* バージョン 7.1 (Rev. 12)

* 変更なし

RLDRAM3 (MIG) (1.4)

* バージョン 1.4 (Rev. 4)

* 一般: 2018.1 用にアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

RXAUI (4.4)

* バージョン 4.4 (Rev. 3)

* 一般: xa7a12t および xa7a25 デバイスのサポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Reed-Solomon Decoder (9.0)

* バージョン 9.0 (Rev. 14)

* 1 つまたは複数のサブコアでリビジョンを変更

Reed-Solomon Encoder (9.0)

* バージョン 9.0 (Rev. 13)

* 1 つまたは複数のサブコアでリビジョンを変更

Reset Verification IP (1.0)

* バージョン 1.0 (Rev. 1)

* 一般: プロダクション リリース

SC EXIT (1.0)

* バージョン 1.0 (Rev. 6)

* 変更なし

SC MMU (1.0)

* バージョン 1.0 (Rev. 5)

* 変更なし

SC SI_CONVERTER (1.0)

* バージョン 1.0 (Rev. 5)

* 変更なし

SC SPLITTER (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

SC TRANSACTION_REGULATOR (1.0)

* バージョン 1.0 (Rev. 6)

* 変更なし

SDI RX to Video Bridge (2.0)

* バージョン 2.0

* 変更なし

SMPTE SD/HD/3G-SDI (3.0)

* バージョン 3.0 (Rev. 8)

* 変更なし

SMPTE UHD-SDI (1.0)

* バージョン 1.0 (Rev. 5)

* 変更なし

 

SMPTE UHD-SDI RX (1.0)

* バージョン 1.0

* 変更なし

 

SMPTE UHD-SDI RX SUBSYSTEM (2.0)

* バージョン 2.0

* バグ修正: ZCU106 UHD-SDI Pass-Through サンプル デザインで XDC 制約をアップデート

* バグ修正: 連続 4 フレーム間アサートするため ST352 の有効出力を修正

* バグ修正: 指定の SDI 規格に必要な場合に ST352 有効を含めるため、VID_LOCK 割り込みをアップデート

* 新機能: ネイティブ SDI およびネイティブ ビデオ インターフェイスのサポートを追加

* 新機能: ZCU106 UHD-SDI RX-Only サンプル デザインのサポートを追加

* 新機能: KCU116 UHD-SDI Audio-Video Loopback サンプル デザインのサポートを追加

* 新機能: ZCU106 UHD-SDI Audio-Video Pass-Through サンプル デザインのサポートを追加

* 新機能: 3-G SDI モードのリソース最適化

* 1 つまたは複数のサブコアでリビジョンを変更

 

SMPTE UHD-SDI TX (1.0)

* バージョン 1.0

* 変更なし

 

SMPTE UHD-SDI TX SUBSYSTEM (2.0)

* バージョン 2.0

* 新機能: ネイティブ SDI およびネイティブ ビデオ インターフェイスのサポートを追加

* 新機能: YUV420 サポートの追加、MODULE_CTRL レジスタを介して制御可能

* 新機能: 3-G SDI モードのリソース最適化

* 1 つまたは複数のサブコアでリビジョンを変更

 

SPDIF/AES3 (2.0)

* バージョン 2.0 (Rev. 19)

* バグ修正: チャネル 0 のチャネル ステータス ビットを修正

* 機能改善: チャネル ステータス データでの変更を示すため SPDIF RX に新しい割り込みを追加

* 機能改善: 「31 downto 0」フォーマットで値をレポートするため、チャネル ユーザー データおよびチャネル ステータス データのレジスタ ビットすべてをアップデート

* その他: XPM FIFOを使用するため IP をアップデート。

* その他: RX コンフィギュレーションで基準 FS 出力を提供

* その他: IP ファイルが暗号化されて配布。ライセンスは不要です。

* 1 つまたは複数のサブコアでリビジョンを変更

SelectIO Interface Wizard (5.1)

* バージョン 5.1 (Rev. 11)

* バグ修正: tristate_output 入力ポートの入力バッファーを追加

 

Sensor Demosaic (1.0)

* バージョン 1.0 (Rev. 2)

* 新機能: UltraScale+ デバイスでライン バッファー用に UltraRAM を使用するオプション

* その他: 今後のデバイスのサポートを簡素化するため、サポート デバイスとプロダクション ステートを自動的に決定。

* その他: 合成可能なサンプル デザインのアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Serial RapidIO Gen2 (4.1)

* バージョン 4.1 (Rev. 3)

* 一般: ブロック デザインの警告のイネーブルに関する変更

* 1 つまたは複数のサブコアでリビジョンを変更

SmartConnect AXI2SC Bridge (1.0)

* バージョン 1.0 (Rev. 5)

* 変更なし

SmartConnect Node (1.0)

* バージョン 1.0 (Rev. 8)

* バグ修正: 直接制御用に FIFO 出力レジスタ パラメーターを追加。

* バグ修正: 最小エリア モードの xpm_cdc_handshake を使用する fifo_size 0 の非同期モードを追加。

SmartConnect SC2AXI Bridge (1.0)

* バージョン 1.0 (Rev. 5)

* 変更なし

SmartConnect Switchboard (1.0)

* バージョン 1.0 (Rev. 4)

* 変更なし

Soft Error Mitigation (4.1)

* バージョン 4.1 (Rev. 11)

* 一般: 新しいデバイス XA7S6、XA7S15、XA7S25、XA7S75、XA7S100 サポートを追加

* 一般: サポート デバイスのプロダクション ステータスが自動的に判断される。

Soft-Decision FEC (1.1)

* バージョン 1.1

* 一般: 初期リリース

Switch Core Top (1.0)

* バージョン 1.0 (Rev. 5)

* 1 つまたは複数のサブコアでリビジョンを変更

System Cache (4.0)

* バージョン 4.0 (Rev. 4)

* バグ修正: XPM メモリ書き込みストローブ生成を修正

* その他: 無効なマスター アドレス空間サイズでコンフィギュレーションされないようにチェックを追加

System ILA (1.1)

* バージョン 1.1 (Rev. 2)

* 一般: AXI プロトコル チェッカーの [Mark Debug] を無効にするように System ILA を設定

* 1 つまたは複数のサブコアでリビジョンを変更

 

System Management Wizard (1.3)

* バージョン 1.3 (Rev. 7)

* 一般: アラーム レベルの計算を修正。

* 一般: VU11p デバイスのマスター SYSMON 配置をアップデート。

* 一般: USE_TEMP_BUS が使用される場合、TEMPERATURE チャネルが常にイネーブルになる。

* 一般: デバイスで使用できるピンによるが、外部チャネル Vaux 電源供給範囲を修正。

 

TMR Comparator (1.0)

* バージョン 1.0 (Rev. 1)

* 変更なし

TMR Inject (1.0)

* バージョン 1.0 (Rev. 2)

* 機能改善: すべての LMB アクセスに応答、読み出しでゼロが戻され、未定義のレジスタへの書き込みが無視される

TMR Manager (1.0)

* バージョン 1.0 (Rev. 3)

* 一般: JSON ブロック デザイン フォーマットをサポートするため、サンプル デザインのスクリプトをアップデート

TMR Soft Error Mitigation Interface (1.0)

* バージョン 1.0 (Rev. 4)

* バグ修正: UART ボー レートの計算用に RTL にクロック周波数が伝搬されるように修正

* 1 つまたは複数のサブコアでリビジョンを変更

TMR Voter (1.0)

* バージョン 1.0 (Rev. 1)

* 変更なし

TSN Endpoint Block (1.0)

* バージョン 1.0 (Rev. 1)

* 1 つまたは複数のサブコアでリビジョンを変更

TSN Tri Mode Ethernet MAC (1.0)

* バージョン 1.0 (Rev. 3)

* 1 つまたは複数のサブコアでリビジョンを変更

Time-Aware DMA (1.0)

* バージョン 1.0

* IP を一般リリース

Timer Sync 1588 (1.2)

* バージョン 1.2 (Rev. 4)

* 変更なし

Tri Mode Ethernet MAC (9.0)

* バージョン 9.0 (Rev. 11)

* バグ修正: コーナー ケース RX ステータスのバグ - 正しく形成された 63 バイトのフレームを繰り越し拡張されている状態で受信するときにアンダーサイズのカウンターがインクリメントしない

* バグ修正: UltraScale/UltraScale+ デバイスの場合、使用されている基準クロックの周波数を示すため、I/O 遅延エレメントの REFCLK_FREQUENCY 属性を修正

* バグ修正: XST が FSM ステート変数名を変更するケースでサンプル デザインの XDC 制約をアップデート

* 機能改善: パケット バッファーを XPM に移動。機能上の変更はなし。

* 1 つまたは複数のサブコアでリビジョンを変更

UHD-SDI AUDIO (1.0)

* バージョン 1.0

* 新機能: 初期リリース

* 新機能: AXI4-Lite および非 AXI4 (汎用ポート) ベースのコンフィギュレーション インターフェイス

* 新機能: AES フォーマットで音声サンプルを送信する AXI-Stream インターフェイス

* 新機能: 最高 16 チャネルまでの音声をエンベッドおよび抽出

* 新機能: 複数のサンプル レートをサポート (32 KHz、44.1 KHz、および 48 KHz)

* 新機能: SD-SDI の SMPTE272M サポート

* 新機能: HD/3G SDI の SMPTE299M-1 サポート

* 新機能: 6G および 12G モードでのデータ転送のため SMPTE299M-1 を改善

 

UHD-SDI GT (1.0)

* バージョン 1.0 (Rev. 1)

* バグ修正: リセット構造の DRP ステート マシンを改善

* 新機能: UltraScale+ GTY トランシーバーのサポートを追加

* 新機能: 複信および受信のみのオプションでのデータ フロー コンフィギュレーションを追加

* 新機能: マルチリンク サポートを追加

* 新機能: GT COMMON ブロックに共有ロジックを追加

UHD-SDI Video Pattern Generator (1.0)

* バージョン 1.0

* 初期リリース

 

UltraScale 100G Ethernet Subsystem (2.3)

* バージョン 2.3 (Rev. 2)

* ポート変更: [Enable Additional GT Control/Status] および [DRP Ports] が選択されている場合に、gt_txpippmen および gt_txpippmsel 入力ポートを GT に追加。

* 機能改善: AXI4-Lite レジスタの .h (ヘッダー) ファイルを追加

* その他: ANLT STAT レジスタのアドレス空間を 0x0758-0x0778 から 0x0258-0x0278 に変更。STAT_AN_STATUS、STAT_AN_ABILITY、および STAT_AN_LINK_CTL レジスタの名前が STAT_AN_STATUS_REG、STAT_AN_ABILITY_REG、および STAT_AN_LINK_CTL_REG に変更。

* その他: レジスタ マップの AXI4 レジスタのいくつかの名前を変更。.h (ヘッダー) ファイルまたは (PG165) を参照。

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale FPGA Gen3 Integrated Block for PCI Express (4.4)

* バージョン 4.4 (Rev. 2)

* 機能改善: Tandem のステージ 1 の np_req クレジット割り当てを変更。Tandem ステージ 1 で、無限の np_req クレジットではなく、1 np_req クレジットが割り当てられる。このほうがステージ 2 が読み込まれたときに、うまくクレジットを割り当てられる。

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale FPGAs Transceivers Wizard (1.7)

* バージョン 1.7 (Rev. 3)

* 機能改善: GTY-12G_SDI/GTH-12G_SDI の新トランシーバー コンフィギュレーション プリセット オプションを追加

* 機能改善: 16.375 ~ 28.21 Gb/s のライン レートの GTYE4 基準クロック共有の選択肢をアップデート

* その他: UltraScale+ デバイスの CPLL キャリブレーション モジュールに対してデフォルトによりプラグマ制御下でシミュレーションのみのバイパス ロジックを使用するようにアップデート

* その他: 分数 N カリキュレーター機能が一部のコンフィギュレーションで使用できなくなっていた、ウィザードのカスタマイズ GUI のバグを修正

* その他: UltraScale+ FPGA のデータシートと一致するように、カンマ アライメントを選択するカスタマイズ GUI を変更

* その他: UltraScale+ FPGA のデータシートと一致するように、8B/10B エンコーディング コンフィギュレーションのライン レートおよび関連周波数の制限を変更

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale Soft Error Mitigation (3.1)

* バージョン 3.1 (Rev. 7)

* バグ修正: (Xilinx Answer 70487) で説明されている問題 (KU085 をターゲットとする SEM コントローラーが起動しない) を解決

* バグ修正: 最上位のサンプル デザイン ファイルで fetch_rxdata の入力接続のビット幅を修正

UltraScale+ 100G Ethernet Subsystem (2.4)

* バージョン 2.4 (Rev. 2)

* ポート変更: [Enable Additional GT Control/Status] および [DRP Ports] が選択されている場合に、gt_txpippmen および gt_txpippmsel 入力ポートを GT に追加。

* 機能改善: AXI4-Lite レジスタの .h (ヘッダー) ファイルを追加

* その他: [RSFEC Transcode Bypass] オプションが選択されている場合は CMACE4 コアの位置をアップデート

* その他: ANLT STAT レジスタのアドレス空間を 0x0758-0x0778 から 0x0258-0x0278 に変更。STAT_AN_STATUS、STAT_AN_ABILITY、および STAT_AN_LINK_CTL レジスタの名前が STAT_AN_STATUS_REG、STAT_AN_ABILITY_REG、および STAT_AN_LINK_CTL_REG に変更。

* その他: レジスタ マップの AXI4 レジスタのいくつかの名前を変更。.h (ヘッダー) ファイルまたは (PG203) を参照。

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale+ PCI Express 4c Integrated Block (1.0)

* バージョン 1.0 (Rev. 2)

* 機能改善: xcvu37p デバイスの Tandem サポートを追加。

* その他: コア インターフェイス パラメーターの GUI ページを追加。

* その他: GUI にエンドポイント モードの ATS/PRI サポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale+ PCI Express Integrated Block (1.3)

* バージョン 1.3 (Rev. 2)

* 機能改善: Tandem のステージ 1 の np_req クレジット割り当てを変更。Tandem ステージ 1 で、無限の np_req クレジットではなく、1 np_req クレジットが割り当てられる。このほうがステージ 2 が読み込まれたときに、うまくクレジットを割り当てられる。

* 機能改善: パラメーター (ctrl_skip_mask) を含む GEN4 コントロール スキップ フィルター モジュールを追加。これは、コントロール スキップを生成する GEN4 ルートポートでエンドポイントが機能するようにするために使用できる。

* 機能改善: MCAP レジスタ空間内に MCAP ビットストリーム バージョン レジスタを設定するオプションを追加。

* 機能改善: コア インターフェイス パラメーターの GUI ページを追加。

* 機能改善: xczu25dr、xczu27dr、xczu28dr デバイスの fsve1156 と fsvg1517 パッケージ、および xczu29dr デバイスの fsvf1760 パッケージのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Universal Serial XGMII Ethernet Subsystem (1.0)

* バージョン 1.0 (Rev. 2)

* 一般: Virtex UltraScale+ パーツをプロダクション ステータスに変更

* 一般: AXI4-Lite インターフェイスがイネーブルになっている場合、サンプル デザイン パケット ジェネレーター/チェッカー モジュールをアップデート。AXI4-Lite 読み出しインターフェイス ロジックの最適化がインプリメンテーション後に実行されないようにロジックを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

Utility Reduced Logic (2.0)

* バージョン 2.0 (Rev. 4)

* C_SIZE の最小値が 0 より大きいことを確認。確認できない場合は GUI ツールチップを追加

 

Utility Vector Logic (2.0)

* バージョン 2.0 (Rev. 1)

* 変更なし

 

VIO (Virtual Input/Output) (3.0)

* バージョン 3.0 (Rev. 18)

* 一般: 内部サブコアのリファレンスを変更。

 

Video AXI4S Remapper (1.0)

* バージョン 1.0 (Rev. 8)

* 1 つまたは複数のサブコアでリビジョンを変更

Video Color Space Conversion and Correction (1.0)

* バージョン 1.0 (Rev. 10)

* 新機能: UltraScale+ デバイスでライン バッファー用に UltraRAM を使用するオプション

* その他: 合成可能なサンプル デザインのアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Video Deinterlacer (5.0)

* バージョン 5.0 (Rev. 10)

* 機能改善: メモリ マップドの AXI4 インターフェイスに 64 ビット アドレスを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Video DisplayPort 1.4 RX Subsystem (1.0)

* バージョン 1.0

* 初期リリース

* シングル ストリーム転送 (SST) のサポート

* DisplayPort RX Subsystem (1/2/4 レーン)

* ダイナミック リンク レートのサポート (1.62/2.7/5.4/8.1 Gbps)

* コンポーネントあたり 6、8、10、12、または 16 ビットのダイナミック サポート

* RGB/YCbCr444/YCbCr422 カラー フォーマットのダイナミック サポート

* スタティック HDR モードの SDP パケットをサポート

* AXI4-Stream ビデオ出力インターフェイス

* ネイティブ ビデオ出力インターフェイス

* 外部 16 ビットのビデオ PHY インターフェイス

* オプションの AXI4-Stream オーディオ出力インターフェイス

* リタイマーをプログラムするように AXI IIC Controller をサポート

Video DisplayPort 1.4 TX Subsystem (1.0)

* バージョン 1.0

* 初期リリース

* シングル ストリーム転送 (SST) のサポート

* DisplayPort RX Subsystem (1/2/4 レーン)

* ダイナミック リンク レートのサポート (1.62/2.7/5.4/8.1 Gbps)

* コンポーネントあたり 6、8、10、12、または 16 ビットのダイナミック サポート

* RGB/YCbCr444/YCbCr422 カラー フォーマットのダイナミック サポート

* スタティック HDR モードの SDP パケットをサポート

* AXI4-Stream ビデオ入力インターフェイス

* ネイティブ ビデオ入力インターフェイス

* 外部 16 ビットのビデオ PHY インターフェイス

* オプションの AXI4-Stream オーディオ入力インターフェイス

Video Frame Buffer Read (2.0)

* バージョン 2.0 (Rev. 2)

* 新機能: インターレースされたビデオのサポートを追加

* 新機能: リセット前に保留の AXI トランザクションをフラッシュする機能を追加

* 機能改善: BGR8 メモリ フォーマットの追加

* その他: サンプル デザインのアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Video Frame Buffer Write (2.0)

* バージョン 2.0 (Rev. 2)

* 新機能: インターレースされたビデオのサポートを追加

* 新機能: リセット前に保留の AXI トランザクションをフラッシュする機能を追加

* 機能改善: AXI メモリ マップド インターフェイスはコンサーバティブ モードで動作

* 機能改善: BGR8 メモリ フォーマットの追加

* その他: サンプル デザインのアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Video Horizontal Chroma Resampler (1.0)

* バージョン 1.0 (Rev. 10)

* 1 つまたは複数のサブコアでリビジョンを変更

Video Horizontal Scaler (1.0)

* バージョン 1.0 (Rev. 10)

* 1 つまたは複数のサブコアでリビジョンを変更

Video In to AXI4-Stream (4.0)

* バージョン 4.0 (Rev. 8)

* バグ修正: 前半/後半の EOL または SOF から回復させるため YUV420 リマッパーをアップデート

Video Letterbox Engine (1.0)

* バージョン 1.0 (Rev. 10)

* 1 つまたは複数のサブコアでリビジョンを変更

Video Mixer (3.0)

* バージョン 3.0

* 新機能: UltraScale+ デバイスでライン バッファー用に UltraRAM を使用するオプション

* 機能改善: オーバーレイのレイヤー数を 8 に増加

* 機能改善: BGR8 メモリ フォーマットの追加

* その他: 合成可能なサンプル デザインのアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Video On Screen Display (6.0)

* バージョン 6.0 (Rev. 15)

* 変更なし

Video PHY Controller (2.2)

* バージョン 2.2

* バグ修正: TMDS クロック制御が制御レジスタ 0x138/0x158 に接続されないことがあるケースを修正

* バグ修正: RX で一部の PLL/REFCLK を選択されると、GUI で間違ったインターフェイスが生成される問題を修正

* バグ修正: IP インテグレーターの OOC 実行を生成するときのクリティカル警告を修正

* バグ修正: TX または RX の REFCLK のどちらでもソースとして GTREFCLK0 または GTREFCLK1 が使用されない場合、REFCLK セレクト レジスタが機能していない問題を修正

* 機能改善: GTYE4 に HDMI プロトコル サポートを追加

* 機能改善: HDMI に 2 バイト サポートを追加

* 機能改善: HDMI の TMDS クロックに GT チャネル サポートを追加

* 機能改善: レジスタ 0x7C に TXDIFFCTRL をマップ

* 機能改善: TXPI ポートをオプションでイネーブルにするため、GTHE3、GTHE4、および GTYE4 デバイスに TXPI_Port_EN ユーザー パラメーターを追加

* その他: GTPE2 の DP プロトコル サポートを削除

* 1 つまたは複数のサブコアでリビジョンを変更

Video Processing Subsystem (2.0)

* バージョン 2.0 (Rev. 8)

* 新機能: UltraScale+ デバイスでライン バッファー用に UltraRAM を使用するオプション

* その他: 合成可能なサンプル デザインのアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Video Test Pattern Generator (7.0)

* バージョン 7.0 (Rev. 10)

* 一般: 合成可能なサンプル デザインのアップデート

* 一般: サンプル デザインのボー レートを 9600 から 115200 に変更

* 1 つまたは複数のサブコアでリビジョンを変更

Video Timing Controller (6.1)

* バージョン 6.1 (Rev. 12)

* 変更なし

Video Vertical Chroma Resampler (1.0)

* バージョン 1.0 (Rev. 10)

* 1 つまたは複数のサブコアでリビジョンを変更

Video Vertical Scaler (1.0)

* バージョン 1.0 (Rev. 10)

* 新機能: UltraScale+ デバイスでライン バッファー用に UltraRAM を使用するオプション

* その他: 合成可能なサンプル デザインのアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Video to SDI TX Bridge (2.0)

* バージョン 2.0

* 変更なし

Virtex-7 FPGA Gen3 Integrated Block for PCI Express (4.3)

* バージョン 4.3 (Rev. 2)

* バグ修正: 制約ファイルでフロアプランに DSP およびブロック RAM を追加して、XC7VX690T デバイスの Tandem モードでのタイミングの問題を修正。

Viterbi Decoder (9.1)

* バージョン 9.1 (Rev. 9)

* 1 つまたは複数のサブコアでリビジョンを変更

XADC Wizard (3.3)

* バージョン 3.3 (Rev. 5)

* 変更なし

 

XAUI (12.3)

* バージョン 12.3 (Rev. 3)

* 一般: 4 GT 未満のデバイスのサポートを削除

* 1 つまたは複数のサブコアでリビジョンを変更

XHMC (1.0)

* バージョン 1.0 (Rev. 6)

* バグ修正: AXI-Lite の rvalid のバグを修正

* 1 つまたは複数のサブコアでリビジョンを変更

 

YCrCb to RGB Color-Space Converter (7.1)

* バージョン 7.1 (Rev. 12)

* 変更なし

ZYNQ UltraScale+ VCU (1.1)

* バージョン 1.1

* ポート変更: なし

* バグ修正: VCU デコーダーの XPE 消費電力解析の問題を解決するためのパラメーターを訂正

* バグ修正: エンコーダーのバッファー サイズのユニットを含めるため GUI をアップデート

* 機能改善: マルチストリームの使用ケースを処理するため新しいコア パラメーターを追加

* その他: 変更ログの問題を修正

 

ZYNQ7 Processing System (5.5)

* バージョン 5.5 (Rev. 6)

* 変更なし

 

ZYNQ7 Processing System VIP (1.0)

* バージョン 1.0 (Rev. 4)

* 1 つまたは複数のサブコアでリビジョンを変更

ZYNQMPSOC Processing System VIP (1.0)

* バージョン 1.0 (Rev. 2)

* 1 つまたは複数のサブコアでリビジョンを変更

Zynq UltraScale+ MPSoC (3.2)

* バージョン 3.2

* バグ修正: 1. emio_enet0_enet_tsu_timer_cnt ポートをイネーブル。

* バグ修正: 2. RFSoC デバイスが間違ったシリコン リビジョンを使用。

* バグ修正: 3. IP で最低 1 つの GT を使用するディスプレイ ポートなしでイネーブルにするライブ ビデオ ピンを使用。

* バグ修正: 4. オーバーフロー/アンダーフローの問題を防ぐため、DDRC PHY ドライバー ファイルをアップデート。

* バグ修正: 5. EMR2-RL/WL 計算用に LPDDR3 cfg.speed_bin を cfg.freq_mhz に変更。

* バグ修正: 6. tphy_wrcslat パラメーターを修正。

* バグ修正: 7. USB3 HUB ポートをイネーブルにするための別パラメーターを追加。PSU__USE__USB3_0_HUB および PSU__USE__USB3_1_HUB。

* バグ修正: 8. psu_init で間違った AMS クロック設定を修正。

* バグ修正: 9. TSU クロックが PL からループバックしているときに GEM_CLK_CTRL のビット [22] を設定し、また、TSU クロックが PS から供給されているとしても emio_enet0_enet_tsu_timer_cnt[93:0] 出力ポートをあらわにして、PCW-GEM TSU CLK の選択を単純化。

* バグ修正: 10. EL1-NS (ネイティブ Linux) および EL3 アプリケーションに対してキャッシュ コヒーレンシ機能をテスト。

* 機能改善: 1 - ACPU の正確度を高めるため Vivado にフラクショナル クロッキング イネーブル (FracEn) オプションを追加

* 機能改善: クロッキング。このオプションがイネーブルになっていると、フィードバック値の分数値が対応する PLL に合わせてコンフィギュレーションされます。

* 機能改善: 2 - セルフ リフレッシュ - この機能がイネーブルになっていると、下位 DDR の上位 1 MB が内部目的で予約される。

* 機能改善: 3 - MPSoC PMU GPO 初期ステートの極性コンフィギュレーションが 2018.1 からサポート。

* 機能改善: 4 - DDR プリセットが選択されていると、クロッキング ソリューションが、DDR の場合は DPLL を使用するように調整され、DDR メモリ インターフェイスのデバイス周波数を達成するよう、DPLL が優先される。

* 機能改善: 5 - Zynq UltraScale+ RFSOC ベースの新デバイスを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Zynq UltraScale+ RF Data Converter (2.0)

* バージョン 2.0

* ポート変更: user_sysref ポートを削除し、オプションの dac_user_sysref および adc_user_sysref ポートで置換。詳細は製品ガイドを参照してください。

* ポート変更: 電圧および範囲に対する ADC をリアルタイム信号ポートに追加

* ポート変更: ADC リアルタイム信号およびキャリブレーション停止ポートを名前変更

* ポート変更: キャリブレーション停止ポートのインターフェイスをタイルごとに変更。実際のポートへの変更はありません。

* ポート変更: ADC および DAC の cmn_control デバッグ ポートからビット 15 を削除

* バグ修正: ADC CONTROL_COMMON 入力がすべて同じ入力に接続されている問題を修正

* バグ修正: ADC キャリブレーション モードが mode1 に設定されている場合にデータ出力が I/Q になりミキサーがバイパスされる合成問題を修正

* バグ修正: ADC/DAC タイル デバッグ ポート (pll_dmon、pll_lock、status、および done) が駆動されない問題を修正

* バグ修正: DAC Vdda ブリーダーを常にイネーブル

* 新機能: マルチタイル SYNC のサポートを追加

* 新機能: dither をイネーブル/ディスエーブルにする GUI オプションを追加

* 新機能: キャリブレーション時間を短縮する GUI オプションを追加

* 新機能: 自動キャリブレーション停止に対する GUI オプションを追加

* 新機能: シンプル コンバーター セットアップに対する GUI オプションを追加

* 新機能: IP インテグレーターでサンプル デザインを作成するためのサポートを追加

* 機能改善: ADC キャリブレーション停止設定をアップデート

* 機能改善: Vco 設定を改善

* 機能改善: 過電圧または範囲超過のコンバーター出力がアサートされた場合にキャリブレーションを停止

* 機能改善: スタートアップ後にデータパス、ファブリック、およびデコーダー割り込みをクリア

* 機能改善: 4 Gsps ADC の I および Q 出力を調整するために ADC NCO 位相をリセット

* 機能改善: ADC および DAC の最大サンプル レートを増加。

* 機能改善: スタートアップ時間を短縮するためにキャリブレーション プロセスを最適化

* 機能改善: Fs/2 を超える NCO 周波数に対するサポートを追加

* 機能改善: GUI レイアウトを改善

* その他: 外部/内部 SYSREF を選択する GUI オプションを削除

* その他: AXI IPIF ファイルをその他の HDL と同じディレクトリに解放

audio_tpg_v1_0 (1.0)

* バージョン 1.0

* 初期リリース

axi_msg (1.0)

* バージョン 1.0 (Rev. 2)

* 1 つまたは複数のサブコアでリビジョンを変更

axi_sg (4.1)

* バージョン 4.1 (Rev. 9)

* 1 つまたは複数のサブコアでリビジョンを変更

interrupt_controller (3.1)

* バージョン 3.1 (Rev. 4)

* 変更なし

lib_bmg (1.0)

* バージョン 1.0 (Rev. 10)

* 変更なし

lib_cdc (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

lib_fifo (1.0)

* バージョン 1.0 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

lib_pkg (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

lib_srl_fifo (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

 

AR# 70699
日付 05/30/2018
ステータス アクティブ
種類 リリース ノート
ツール
  • Vivado Design Suite
このページをブックマークに追加