UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 70703

Zynq UltraScale+ MPSoC (Vivado 2017.4) - ルート ポートとして設定された AXI ブリッジ モード (PL PCIe) の DMA/Bridge Subsystem for PCIe 用ドライバーに関する問題の修正

説明

次の問題は、このアンサーに添付されているパッチで修正されています。 

添付のパッチは、ルート ポートとして設定されている AXI ブリッジ モード (PL PCIe) の DMA/Bridge Subsystem for PCIe 向けドライバー (pcie-xdma-pl.c) に適用されます。

  • ブリッジ レジスタの MSI ベースおよび上位アドレスが、エンドポイントで MSI アドレスとしてプログラムされているものと一致するようにドライバーによって設定されていない。
    • EP が MSI を送信すると、RP はそれを MSI として認識せず、デコードしません。
  • ドライバーが IP でサポート可能な数以上の割り込みを有効にしている。
  • MSI データの割り当てが正しくないため、複数の MSI メッセージが要因となってシステムがクラッシュする。

 


このアンサーは、PCI Express ソリューション センターの一部です。

(Xilinx Answer 34536) ザイリンクス PCI Express ソリューション センター

 

ソリューション

添付のパッチは、Vivado 2017.4 用です。このパッチは、Vivado 2018.1 では必要ありません。

改訂履歴

2018/06/06 - 初版

 

 

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
AR70703_pci-xdma-pl_2017_4_interrupt_issues_v1.patch 2 KB PATCH

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
70702 Zynq UltraScale+ MPSoC - PS/PL PCIe ドライバー - リリース ノート N/A N/A
AR# 70703
日付 06/06/2018
ステータス アクティブ
種類 既知の問題
IP
このページをブックマークに追加