UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 70895

2018.2 IP フロー - FIFO または Block Memory Generator IP コアの IP サンプル デザインを生成すると「ERROR: [Board 49-71] The board_part definition was not found ...」というエラー メッセージが表示される

説明

FPGA Mezzanine Card (FMC) で接続したザイリンクス評価ボードをターゲットにしたデザインで、FIFO または Block Memory Generator IP コアの IP サンプル デザインを生成すると、次のエラーが発生します。

ERROR: [Board 49-71] The board_part definition was not found for http://xilinx.com:zcu102_fmc_hpc0_connector_xm105_hpc_connector:part0:3.2.
The project's board_part property was not set, but the project's part property was set to xczu9eg-ffvb1156-2-e. Valid board_part values can be retrieved with the 'get_board_parts' Tcl command.
Check if board.repoPaths parameter is set and the board_part is installed from the tcl app store.

ソリューション

FMC 接続が確立されると、コネクタのボード パーツが実際のボード パーツに接続され、プロジェクトのボード パーツが変更になります。

このため、サンプル デザインで拡張されたプロジェクトのボード パーツが復号化されず、このエラーが発生します。

この問題を回避するには、IP コアのある初期プロジェクトではなく、生成されたサンプル デザイン プロジェクトで FMC 接続を確立させます。

AR# 70895
日付 06/18/2018
ステータス アクティブ
種類 一般
ツール
このページをブックマークに追加