UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 70945

10G/25G Ethernet Subsystem - 2018.1 以前 - 10G/25G 切り替えと AXI4-Lite インターフェイスを使用すると RS-FEC イネーブルでエラーが生じる

説明

次のようにコンフィギュレーションした 10G/25G Ethernet Subsystem を使用すると、RS-FEC イネーブルの信号接続にエラーが生じます。

  • 10G/25G 切り替え
  • RS-FEC
  • AXI4-Lite

AXI4-Lite を使用しない、または 25G のライン レートしか使用しないほかのコンフィギュレーションは、この問題の影響を受けません。

ソリューション

2017.3 および 2018.1 リリースのパッチは、このアンサーの最後にリンクされています。この問題は、Vivado 2018.2 で修正される予定です。

2018.1 パッチには、次の問題の修正も含まれています (2017.3/2017.4 バージョンにはこれらの問題はない)。

(Xilinx Answer 71098) 10G/25G Ethernet Subsystem - 2018.1 - IP インテグレーターのブロック図で PCS 専用コンフィギュレーションを使用していると、合成エラーが見られる
(Xilinx Answer 71099)10G/25G Ethernet Subsystem - 2018.1 - PCS 専用のコンフィギュレーションにハードウェア タイムアウトが設定されている

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
AR70945_Vivado_2018_1_preliminary_rev2.zip 11 MB ZIP
AR70945_Vivado_2018_1_preliminary_rev1.zip 11 MB ZIP
AR# 70945
日付 05/09/2018
ステータス アクティブ
種類 一般
IP
このページをブックマークに追加