AR# 71015

2018.1/2 Zynq UltraScale+ MPSoC: デフォルトのアイソレーションが有効になっていると FSBL R5 アプリケーションが動作しない

説明

Zynq UltraScale+ MPSoC デザインで、デフォルトのアイソレーションが有効になっています。

HDF を SDK にエクスポートして R5 の FSBL および (hello world などの) アプリケーションを生成しますが、次のプロセッサの組み合わせでは FSBL とアプリケーションが動作しません。

  1. FSBL が R5 上で動作, アプリケーションが R5 上で動作
  2. FSBL が A53 上で動作、アプリケーションが R5 上で動作

ソリューション

R5 BSP は CRL_APB のアクセスを必要とします。

RPU サブシステムを追加するか、xilpm を用いて PMUFW へ CRL_APB がアクセスできるようコードを修正する必要があります。

Subsystem: RPU Master: RPU0 (Secure) Slave CRL_APB (Secure), RPU (Secure)

アイソレーションのコンフィギュレーションをバイパスしたい場合は、xfsbl_config.h で次の値を設定する必要があります。

#define FSBL_PROT_BYAPSS_EXCLUDE_VAL      (0U)

AR# 71015
日付 06/18/2018
ステータス アクティブ
種類 一般
デバイス
ツール
IP
Boards & Kits