UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 71119

UltraScale/UltraScale+ Memory IP - MIG ダッシュボードにレポートされるキャリブレーション マージンについて

説明

このアンサーは、UltraScale メモリ インターフェイスのキャリブレーション完了後に MIG ダッシュボードにレポートされるマージンについて説明しています。

シンプル パターンおよび複雑なパターンのキャリブレーション結果に示される内容を完全に理解するには、最新バージョンの PG150 で目的のメモリ タイプごとにキャリブレーションに関するセクションを参照する必要があります。

https://japan.xilinx.com/cgi-bin/docs/ipdoc?c=ultrascale_memory_ip%3bv=latest%3bd=pg150-ultrascale-memory-ip.pdf

ソリューション

MIG ダッシュボードにレポートされるマージンは、基本的なキャリブレーション ステップと複雑なキャリブレーション ステップ全体を実行して、実際に FPGA が正しくないデータ領域と正しいデータ領域の境界として検出した左右のエッジを示しています。 


[Center Aligned] をクリックすると、最も簡単に視覚的に表示されます。 

これは、データ転送のために検出された絶対エッジでもなければ、データ転送用の最小のデータ有効ウィンドウ サイズを表しているわけでもありません。

これらの境界は、この領域内で有効なデータが期待できることを表しているため、インターフェイス上の実際のデータ有効ウィンドウよりも大きくなっています。


シンプルなキャリブレーション パターンを選択すると、インターフェイスに多くの負荷をかけることはなく、粗粒度の有効な領域が判断されます。

その結果、複雑なキャリブレーションに比べて大きくなる可能性があります。

複雑なキャリブレーション パターンを選択した場合、最終的なキャリブレーション値となり、全体的にウィンドウがシンプル パターンよりも小さくなります。

より高度なキャリブレーション ステップを実行すると FPGA で有効なデータが得られるアイが小さくなるため、ウィンドウが縮小されます。 


FPGA が検出している実際の有効ウィンドウ領域をよりよく理解するために、次に考慮する必要があるのは、立ち上がりエッジと立ち下がりエッジの条件です。 

これを視覚化するために、以下に例として一部のデータを示しています。これらは、[Center Aligned] ビューを選択して [Read] および [Simple] をオンにした場合のマージンです。 

B0N0 は、GUI の Byte 0 Nibble 0 の値を示しています。

 

MIG ダッシュボードにレポートされる [Read]、[Simple] の場合のデータ

立ち上がり           左マージン         中央                右マージン

        B0N0     147                      236                       147

        B0N1     152                      233                       155

 

立ち下がり           左マージン         中央                右マージン

        B0N0     154                      218                      154

        B0N1     155                      240                      159

 

中央値から左マージンを引いて左ウィンドウ ポイントを得ます。

中央値に右マージンを足して右ウィンドウ ポイントを得ます。

 

立ち上がり           左ウィンドウ ポイント       中央                右ウィンドウ ポイント

        B0N0     89                                     236                         383

        B0N1     81                                     233                         388

立ち下がり           左ウィンドウ ポイント       中央                右ウィンドウ ポイント

        B0N0     64                                     218                         372

        B0N1     85                                     240                         399

 

このアプリケーションでは、Byte 0 の有効ウィンドウは、最大の左ウィンドウ ポイントと最小の右ウィンドウ ポイントで制約されるようになりました。

Byte 0 = 89ps ~ 372ps

インターフェイスのビット周期よりも長くなる可能性がありますが、これはシンプルなキャリブレーション パターンであり、なおかつ、このキャリブレーション ステップに基づいて FPGA が期待するデータ有効ウィンドウを表していることに注意する必要があります。


バイト/ニブルが緑色で表示されている場合は、検出されたウィンドウが UI ビット周期の 30% を超えていることを意味します。

黄色の場合は、インターフェイス上で検出された最小ウィンドウを表しています。 

問題があるというわけではありません。単に最小ウィンドウを強調表示しているだけです。 

バイト/ニブルがビット周期の 30% 未満の場合は、赤色で表示されます。


改訂履歴

2018/05/09 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
58435 UltraScale/UltraScale+ Memory IP - Master Release Notes and Known Issues N/A N/A
AR# 71119
日付 05/16/2018
ステータス アクティブ
種類 一般
デバイス 詳細 概略
ツール
IP 詳細 概略
このページをブックマークに追加