UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 71147

DMA / Bridge Subsystem for PCI Express (Vivado 2018.1) - 問題修正のための緊急パッチ

説明

問題の発生したバージョン: v4.1

修正バージョンおよびその他の既知の問題: (Xilinx Answer 65443)

このアンサーに添付されている緊急パッチは、Vivado 2018.1 の DMA / Bridge Subsystem for PCI Express での問題を修正するためのものです。修正の詳細は次のとおりです。  

このパッチには、2018.1 のこれまでにリリースされている問題修正も含まれています。詳細は、 (Xilinx Answer 65443) を参照してください。

 

  • 問題修正: スレーブ AXI Lite およびスレーブ AXI インターフェイスでの TLP の順序に関する問題を修正
  • 問題修正: AXI Bridge RC コンフィギュレーションのマスター MemWr および受信された割り込みの順序に関する問題を修正
  • 問題修正: パーシャル リコンフィギュレーションの後の CQ NP クレジットの修正
  • 問題修正: IBERT がイネーブルになっている XDMA IP を合成するときの [Synth 8-488] エラーを修正
  • 問題修正: TLP がドロップし、ストラドル パケットの TLP が間違っているため、7 シリーズの Gen2 DMA が停止する問題を修正
  • 問題修正: GT COMMON をサンプル デザインに選択したときの Artix-7 GT COMMON の配置エラーを修正
  • 問題修正: Gen1 の 125/250 MHz 基準クロックの問題を修正するため、GT ウィザードで txprgdivresetdone_out ポートをイネーブル
 

このアンサーは、PCI Express ソリューション センターの一部です。

(Xilinx Answer 34536) ザイリンクス PCI Express ソリューション センター

ソリューション

このアンサーにリストされている問題は、コラの今後のリリースで修正される予定です。

パッチのインストール手順は、添付されているパッチ ファイルの「patch_readme」ディレクトリの説明を確認してください。

注記: [問題の発生したバージョン] 列には、問題が最初に見つかったバージョンを示しています。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴

2018/06/06 - 初版

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
AR71147_Vivado_2018_1_preliminary_rev1.zip 8 MB ZIP

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
65443 DMA Subsystem for PCI Express - Vivado 2015.3 以降のバージョンのリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

AR# 71147
日付 06/06/2018
ステータス アクティブ
種類 既知の問題
IP
このページをブックマークに追加