UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 71165

2 スタックデザインで AXI ポートが 1 つだけ使用されていると Virtex UltraScale+ HBM コントローラーのパフォーマンスが低い

説明

問題の発生したバージョン: HBM v1.0

修正バージョン: (Xilinx Answer 69267) を参照

各スタックのスイッチは、そのスタックの AXI クロックの 1 つからクロック供給されています。 

これは IP ウィザードで自動的に選択されています。8 つの AXI ポートが使用されていれば、ウィザードでは、イネーブルになっている AXI ポートの一番中心にあるクロックが選択されます (これはユーザーが手動で別の AXI クロックを選択して上書きできます)。

スタックがイネーブルになっているのに AXI ポートがまったくイネーブルになっていない場合、ソフトウェアにより、HBM 基準クロックが選択されますが、このスイッチには理想的ではない周波数である可能性があります。

理想的には、スイッチは、最高速の AXI クロックと同じスピードで実行されるべきです。 

スタック 0 に 450 MHz で実行している AXI ポートが 1 つあり、スタック 1 には AXI ポートがまったくない場合、ソフトウェアでは、スタック 1 のスイッチ用に使用できる AXI クロックが認識されません。

この結果、HBM 基準クロックが選択されるのですが、このクロックの周波数は 450 MHz 未満になる可能性があるので、パフォーマンスにボトルネックが出てきます。


ソリューション

問題を回避するには、AXI ポートのないスタックで AXI ポートを 1 つイネーブルにし、使用されている AXI ポートと同じ周波数で実行するようにしてください。そうすると、スイッチにクロック供給するために、ツールで自動的にそのクロックが選択されます。

この問題は 2018.3 リリースで修正される予定です。

改訂履歴:

2018/05/30 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
69267 Virtex UltraScale+ HBM Controller - リリース ノートおよび既知の問題 N/A N/A
AR# 71165
日付 06/18/2018
ステータス アクティブ
種類 一般
デバイス
ツール
IP
このページをブックマークに追加