AR# 71205

説明

MIPI D-PHY TX を使用すると、DL*_TXREQUESTHS / CL_TXREQUESTHS を同時にアサート/ディアサートできますか。

ユーザーが DL*_TXREQUESTHS / CL_TXREQUESTHS を同時にアサート/ディアサートしたとしても、MIPI D-PHY TX がデータを正しく送信できることをシミュレーション結果は示しています。

ソリューション

DL*_TXREQUESTHS および CL_TXREQUESTHS を同時にアサートするのは推奨されません。

MIPI D-PHY TX IP は正しい HS データを送信しているようにみえたとしても、MIPI D-PHY TX HS-->LP および LP-->HS のモードの遷移が、MIPI D-PHY 仕様 v1.1 で説明されているグローバル動作タイミング パラメーターを満たすことは保証されません。

MIPI D-PHY TX IP を使用する場合は、IP が MIPI D-PHY 仕様に違反しないようにするため、ある程度の待機時間の追加を検討する必要があります。

• cl_txclkactivehs=high の後、dl_txrequesths をアサートする前に CLK-PRE を待機する
• dl_stopstate=high の後、cl_txrequesths をディアサートする前に CLK-POST を待機する

添付ファイル

関連添付ファイル

アンサー レコード リファレンス

マスター アンサー レコード